

## 論文

# 웨이브 디지털 필터의 動的範圍 最大化

正會員 權 熙勳\* 正會員 金 明起\*\*

## Maximization of Dynamic Range in Wave Digital Filter

Hi Hoon KWON\*, Myung Ki KIM\*\* *Regular Members*

**要 約** 스케일된 웨이브 디지털 필터는 동적범위의 관점에서 최적화되어야 한다. 변압기 스케일링법은 웨이브 디지털 필터의 각 절점에서 이들을 함께 함으로 동적범위를 최대화하는데 목적이 있다. 본 논문에서는 회로망의 구성법과 샘플링 주파수의 영향을 연구하기 위하여 쌍대인 회로망과 상이한 주파수를 사용하였다. 스케일링 안한 WDF와 비교하면 변압기 스케일링법으로 스케일된 웨이브 디지털 필터에서 SNR이 7~35[dB] 정도 개선되었다. 또한 샘플링 주파수가 증가함에 따라서 SNR은 연속적인 강하를 나타냈으나, 스케일링 영향으로 SNR이 강하하는 비율은 감소하였다.

**ABSTRACT** The scaled WDF should be optimized from the point of view of dynamic range. Transformer scaling method is attempted to maximize the dynamic range by equalizing the gains in the different nodes of the WDF. In this paper, the dual network and different frequencies are used to study the effects of different topology and of sampling frequency. Comparing with the unscaled WDF, the most significant observation is that the SNR is improved in the range of 7 to 35 dB in the WDF scaled by the transformer scaling method. In addition, the SNR shows a continuous drop with the increase of sampling frequency, but scaling effects seem to decrease the rate at which the SNR drop.

## I. 서론

## 디지털 필터에서 승산기의 계수와 신호변수는

결국 유한어장인 레지스터에 기억되기 때문에 승산기의 계수와 신호변수는 기억되기 전에 반올림(Rounding)이나 절삭(Truncation)을 해야한다. 이 때에 계수 양자화 오차와 승산기의 양자화 오차 등의 양자화 오차가 발생한다. 특히 전용 하드웨어로 구성하여 디지털 필터를 실현하는 경우에는 어장의 수가 제한되어서 양자화 오차는 중요한 문제가 된다<sup>(1), (2), (3)</sup>.

디지털 필터의 감도가 낮으면 양자화 오차가 적어서 유한어장으로 실현된 필터의 특성은 무

\*國立 忠州工業專門大學 電子科

Dept. of Electronics, Chung-Ju National Junior Technical Collage

\*\*東亞大學校 工科大學 電子工學科

Dept. of Electronic Engineering, Dong-A University  
論文番號 : 87-38 (接受 1987. 6. 4)

한어장으로 실현된 이상적인 필터의 특성과 근사하다는 장점이 있다. 특수 목적의 전용 하드웨어로 구성하여 실현하는 경우에 구성요소 중에서 승산기가 가격이 가장 비싸고 회로도 복잡하다. 따라서 디지털 필터의 감도가 낮으면 승산기의 계수를 적은 수의 어장으로 표현할 수 있으므로 빠른 동작속도와 저렴한 가격으로 디지털 필터를 실현할 수 있다<sup>(4), (5)</sup>.

승산기 출력에서 승산기의 양자화 오차가 발생하는데, 이 오차는 출력 잡음을 일으키는 부가적인 잡음원으로 작용하여 필터의 특성을 열화 시킨다. 디지털 필터의 감도가 낮으면 신호변수를 양자화하는데 따르는 영향이 적어서 출력에서 잡음이 적어진다. 따라서 디지털 필터를 실현할 때 어장의 수가 제한되면 양자화 오차를 줄이기 위하여 저감도인 필터의 구조를 선택할 필요가 있다<sup>(6), (7)</sup>.

복종단 LC 사다리형 필터가 갖는 저감도특성이 디지털 필터에서도 유지되도록 설계된 WDF는 감도가 매우 낮다<sup>(8), (9)</sup>. 그리고 H. H. Kwon과 M. K. Kim은 WDF를 변압기법으로 스케일링함으로 입력 신호를 크게 할 때 오버플로를 피하면서 SNR을 개선하는 방법을 제안했다<sup>(10)</sup>.

본 연구에서는 WDF의 동적범위를 최대화하기 위하여  $L_\infty$  Norm으로 WDF 스케일링하는 방법과 절차를 기술한다. 그리고 회로망의 구성방법과 샘플링 주파수 변동에 따르는 WDF의 동적범위를 최대화하는 것을 목적으로 한다. 끝으로 샘플링 주파수 변화와 회로망의 구성 방법에 따르는 영향을 조사하기 위하여 동일한 설계 명세를 만족하는 쌍대인 회로망에 대하여 같은 방법을 적용한다.

## II. 신호의 진폭 한계 결정

디지털 필터에서 감도가 높은 직접형(Direct form)이나 정규형(Canonical form)의 구조는 감도가 중요하지 않은 경우에 사용한다. 그러나 감도가 낮은 필터의 구조를 얻을려면 전달함수를 1차 및 2차인 전달함수로 인수분해 한다. 그리고 이것을 1차함수와 2차함수인 구조로 구성한 후에 각 단을 종속접속하여 전체적인 필터 구조를 얻는다. 이와같은 방법으로 얻은 필터의 구조가 종속형으로 통과대역과 저지대역에서 직접형이나 정규형보다 감도가 낮다<sup>(11), (12)</sup>. 디지털 2단자쌍이 종속접속되는 구조를 갖는 종속형 디지털 필터를 그림 1에 나타냈다.

주어진 디지털 회로망 내부에서 오버플로를 없애거나 오버플로의 수를 최대한으로 줄이면서 적당한 동적범위를 유지하려면 내부신호를 진폭한계를 결정할 필요가 있다. 진폭 한계는 입력신호의 종류와 입력으로부터 디지털 회로망 내부에 있는 어떤 결점까지 경로에 의하여 결정된다.

L. B Jackson이 제안한  $L_p$  Norm은 디지털 회로망의 어떤 절점에서 신호의 진폭을 결정하는데 사용된다<sup>(12), (13)</sup>.

$$|V_i(n)| \leq \|F_i\|_p \|U\|_q \quad (1)$$

$$\text{단, } \frac{1}{p} + \frac{1}{q} = 1, \quad p, q \geq 1$$

기호  $\|\cdot\|_p$ 는 함수의  $L_p$  Norm을 나타내며, 다음식으로 정의된다.




그림 1 디지털 4단자망의 종속접속  
Cascade connection of digital two-ports.

$$\|F_t\|_p = \left[ \frac{1}{W_s} \int_0^{W_s} |F_t(W)|^p dW \right]^{\frac{1}{p}} \quad (2)$$

단,  $P \geq 1$

여기서  $W_s$ 는 래디안 샘플링 주파수이다.

(2) 식에서  $P$  값이  $\infty$ 로 될 때

$$\int_0^{W_s} |F_t(W)|^p < \infty \text{이고, } F_t(W) \text{ 가 연속이면} \quad (3)$$

$$\lim_{P \rightarrow \infty} \|F_t\|_p = \|F_t\|_\infty = \max_{0 \leq W \leq W_s} |F_t(W)| \quad (3)$$

즉,  $F_t(W)$ 의  $L_\infty$  Norm  $\|F_t\|_\infty$ 는  $W$ 에 대하여 첨두치를 나타낸다.

필터의 차수가 높아지면 절점의 수가 증가하여 각 절점에서 요구되는 계산량이 많아지므로 (1)식을 사용하여 신호의 한계를 결정하는 계산이 복잡해진다. 그러나 2단자쌍이 종속되는 구조를 갖는 디지털 필터는 각 단에서 신호의 한계를 구할 수 있어서 필터의 차수가 높아도 쉽게 (1)식을 사용할 수 있다. WDF는 각 구성요소의 디지털 2단자쌍을 종속접속하여 전체적인 필터 구조를 얻는 종속형의 필터이다. 따라서 WDF의 차수가 높아져서 회로망이 복잡해져도 어떤 절점에서 신호의 한계를 쉽게 구할 수 있다.

그림 1에서  $k$  번째 2단자쌍( $k$  번째 단)에 있는 절점  $V_{ik}$ 에서 신호의 진폭을 구한다. 필터의 입력으로부터 절점  $V_{ik}$ 까지의 주파수 응답  $F_{ik}(W)$ 은

$$F_{ik}(W) = A_{1k}(W) F_{ik1}(W) + A_{2k}(W) F_{ik2}(W) \quad (4)$$

여기서  $A_{1k}(W)$ 와  $A_{2k}(W)$ 는 필터의 입력으로부터  $K$  번째 단에 있는 입력 1과 2 까지의 주파수 응답이고,  $F_{ik1}(W)$ 와  $F_{ik2}(W)$ 는  $k$  번째 단의 입력 1과 2로부터 절점  $V_{ik}$ 까지 주파수 응답이다. 모든  $K (= 1, 2, 3 \cdots N)$ 에 대하여  $A_{1k}(W)$ ,  $A_{2k}(W)$ ,  $F_{ik1}(W)$ ,  $F_{ik2}(W)$ 를 구할 수 있으므로 필터에 있는 모든 절점에 (4)식을 적용할 수 있다. 따라서  $L_p$  Norm으로 디지털 회로망의 어

면 절점에서 필요한 스케일량을 결정할 수 있다 (12), (13).

S. Y. Hwang은  $L_p$  Norm이 단조하다는 것을 증명하였다<sup>[14]</sup>.

$$\|F_t\|_p \geq \|F_t\|_q \quad (5)$$

단,  $p > q > 1$

즉,  $L_\infty \geq L_1$  이므로 실제로  $L_\infty$  Norm을 많이 사용한다.

### III. WDF의 전달함수 계산

$L_p$  Norm을 계산하기 위하여 필터 입력에 대한 각 2단자쌍의 입력을 구할 필요가 있다. 그리고 승산기의 라운드오프 오차로 발생하는 출력 잡음을 계산하기 위하여 각 승산기 출력과 필터 출력의 관계를 식으로 유도할 필요가 있다. 스케일링 안한 일반적인 WDF의 블록선도를 그림 2에 나타냈다.




그림 2 WDF의 블록선도  
Block diagram of WDF.

그림 2의  $K$  번째 단에서 산란행렬  $S_k(Z)$ 를 사용하여 입출력 신호의 관계를 나타내면,

$$\begin{bmatrix} B_{1k}(z) \\ B_{2k}(z) \end{bmatrix} = \begin{bmatrix} S_{11k}(z) & S_{12k}(z) \\ S_{21k}(z) & S_{22k}(z) \end{bmatrix} \begin{bmatrix} A_{1k}(z) \\ A_{2k}(z) \end{bmatrix}$$

$$= S_k(z) \begin{bmatrix} A_{1k}(z) \\ A_{2k}(z) \end{bmatrix} \quad (6)$$

WDF는 디지털 2단자쌍이 종속접속되는 종속형의 구조이므로 전달산란행렬을 사용하는 것이 적합하다. 따라서  $K$  번째 단에서 전달산란행

렬  $T_k(z)$ 를 사용하여 입출력 신호의 관계를 나타내면

$$\begin{bmatrix} B_{1k}(z) \\ A_{1k}(z) \end{bmatrix} = \begin{bmatrix} T_{11k}(z) & T_{12k}(z) \\ T_{21k}(z) & T_{22k}(z) \end{bmatrix} \begin{bmatrix} A_{2k}(z) \\ B_{2k}(z) \end{bmatrix}$$

$$= T_k(z) \begin{bmatrix} A_{2k}(z) \\ B_{2k}(z) \end{bmatrix} \quad (7)$$

원의상 지금부터  $(z)$ 는 생략한다.

산란행렬  $S$ 와 전달산란행렬  $T$ 의 상호 변환과

정를 그림 3-(a)에 나타냈다. 그리고 2 단자쌍이 종속접속이면 전달산란행렬  $T_k$ 도 종속접속이 되는 것을 그림 3-(b)에 나타냈다.

WDF는 디지털 2 단자쌍이 종속접속 되는 종속형이므로 각 단의 전달산란행렬  $T_k$ 가 종속접속 되는 것을 그림 4에 나타냈다. 따라서 WDF에서 각 단에 있는 구성요소의 전달산란행렬을 모두 곱하면 전체적인 전달산란행렬  $T$ 를 구할 수 있다.

그림 4에서 입력단과 출력단의 입출력 파형 관계는

	Scattering Matrix		Transfer Scattering Matrix	
$\begin{bmatrix} B_1 \\ B_2 \end{bmatrix} = [S] \begin{bmatrix} A_1 \\ A_2 \end{bmatrix}$	$S_{11}$	$S_{12}$	$\frac{T_{11}}{T_{22}}$	$T_{11} - \frac{T_{12} T_{21}}{T_{22}}$
	$S_{21}$	$S_{22}$	$\frac{1}{T_{22}}$	$- \frac{T_{21}}{T_{22}}$
$\begin{bmatrix} B_1 \\ A_1 \end{bmatrix} = [T] \begin{bmatrix} A_2 \\ B_2 \end{bmatrix}$	$S_{12} - \frac{S_{11} S_{22}}{S_{21}}$	$\frac{S_{11}}{S_{21}}$	$T_{11}$	$T_{12}$
	$- \frac{S_{22}}{S_{21}}$	$\frac{1}{S_{21}}$	$T_{21}$	$T_{22}$

(a) Matrix Transformation Equation




그림 3 2 단자쌍 회로망의 행렬  
Matrix of two-port network.




그림 4 WDF에서  $T$ -행렬의 종속접속  
Cascade connection of  $T$ -matrix in WDF.

$$\begin{bmatrix} B_{11} \\ A_{11} \end{bmatrix} = \left[ \prod_{j=1}^N T_j \right]_{22} \begin{bmatrix} A_{2N} \\ B_{2N} \end{bmatrix} \quad (8)$$

여기서  $T_j$ 는  $j$  번째 2 단자쌍의 전달산란 행렬이다. 복종단 사다리형 회로망에서 마지막 단의 출력저항을 부하저항과 같게 하면 반사파가 없어진다. 마지막 단의 입사파  $A_{2N}$ 이 0이면 (8)식은 간략히 된다<sup>(9)</sup>.

$$A_{11} = \left[ \prod_{j=1}^N T_j \right]_{22} B_{2N} \quad (9)$$

$A_{11}$ 은 입력단의 입사파이고,  $B_{2N}$ 은 출력단의 반사파를 나타내므로 전체적인 WDF의 전달함수는

$$\frac{B_{2N}}{A_{11}} = \frac{1}{\left[ \prod_{j=1}^N T_j \right]_{22}} \quad (10)$$

그리고  $k$  번째 단과 출력단의 입출력 파형은

$$\begin{bmatrix} B_{1K} \\ A_{1K} \end{bmatrix} = \left[ \prod_{j=K}^N T_j \right]_{12} \begin{bmatrix} A_{2N} \\ B_{2N} \end{bmatrix} \quad (11)$$

(10)식을 (11)식에 대입하면

$$B_{1K} = A_{2(K-1)} = \frac{\left[ \prod_{j=K}^N T_j \right]_{12}}{\left[ \prod_{j=1}^N T_j \right]_{22}} A_{11} \quad (12-a)$$

$$A_{1K} = B_{2(K-1)} = \frac{\left[ \prod_{j=K}^N T_j \right]_{22}}{\left[ \prod_{j=1}^N T_j \right]_{22}} A_{11} \quad (12-b)$$

(12)식은 WDF의 입력으로부터  $K$  번째 단에 있는 어떤 절점까지의 전달함수를 계산하기 위하여 (4)식에 함께 사용된다. 그리고 이 결과는 주어진 절점에서 신호의 한계를 결정하기 위하여 (1)식에서 사용된다.

#### IV. WDF의 잡음 계산

승산기의 양자화 오차는 부가적인 잡음원으로 작용하여 출력신호에 영향을 미치지만 필터의 입력신호에는 영향을 미치지 않는다. 그리고 이 잡음원은 다른 승산기에서 생기는 잡음원과 상관이 없다. 잡음원과 다른 잡음원, 입력신호와 잡음원은 서로 독립적인 램덤 변수이므로 전체적인 출력잡음을 구하려면 각 잡음원이 출력에 미치는 영향을 출력에서 합한다. 필터 출력에서 잡음의 전력스펙트럼 밀도(PSD; Power Spectrum Density)  $P_0(W)$ 는 다음 식과 같다<sup>(1), (2)</sup>.

$$P_0(W) = \sum_{K=1}^N \sum_{i=1}^2 P_{OKi}(W) \quad (13)$$

여기서  $P_{OKi}(W)$ 는  $K$  번째 단  $i$  번째 승산기에서 생기는 잡음원으로 인한 출력잡음의 PSD이다. 잡음원이 백색잡음 과정이므로 각각의 PSD는 분산  $\sigma_{eki}^2$ 과 같다<sup>(1), (2)</sup>.

$$P_{OKi} = |H_{eKi}(W)|^2 \sigma_{eki}^2 \quad (14)$$

여기서  $H_{eKi}(W)$ 는  $K$  번째 단에 있는  $i$  번째 잡음원으로부터 출력까지 주파수 응답이다.

$H_{eKi}(W)$ 을 계산하기 위하여 잡음원을 포함하는 2 단자쌍을 그림 5와 같은 3 단자쌍으로 나타




그림 5 잡음원을 갖는 2 단자쌍의 3 단자쌍 모델  
Noise source modelled as 3-ports.

낼 수 있다. 이때  $A_{3Kt}$ 는 K 번째 단  $i$  번째 승산기에서 발생하는 잡음원을 나타낸다.

그림 5에서 입출력 신호를 산란행렬로 표시하면,

$$\begin{bmatrix} B_{1K} \\ B_{2K} \\ B_{3Kt} \end{bmatrix} = \begin{bmatrix} S_{11K} & S_{12K} & S_{13Kt} \\ S_{21K} & S_{22K} & S_{23Kt} \\ S_{31Kt} & S_{32Kt} & S_{33Kt} \end{bmatrix} \begin{bmatrix} A_{1K} \\ A_{2K} \\ A_{3Kt} \end{bmatrix} \quad (15)$$

윗 식을 전달산란행렬로 표시하면

$$\begin{bmatrix} B_{1K} \\ A_{1K} \end{bmatrix} = T_K \begin{bmatrix} A_{2K} \\ B_{2K} \end{bmatrix} + \begin{bmatrix} t_{Kt1} \\ t_{Kt2} \end{bmatrix} A_{3Kt} \quad (16)$$

$$\text{단, } t_{Kt1} = S_{13Kt} - \frac{S_{11K} S_{23Kt}}{S_{21K}}$$

$$t_{Kt2} = -\frac{S_{23Kt}}{S_{21K}}$$

K 번째 단에서 (16)식을 이용하여 (10)식을 다시 계산하면

$$\begin{aligned} B_{2N} &= \frac{A_{11}}{\left[ \prod_{j=1}^N T_j \right]_{22}} \\ &- \frac{\left[ \prod_{j=1}^{K-1} T_j \right]_{21} t_{Kt1} + \left[ \prod_{j=1}^{K-1} T_j \right]_{22} t_{Kt2}}{\left[ \prod_{j=1}^N T_j \right]_{22}} \quad A_{3Kt} \end{aligned} \quad (17)$$

윗 식에서 [ ]안에 있는 값이  $H_{eKt}$ 이다.

(17)식을 (13)식과 (14)식에 대입하면

$$P_o(W) = \sum_{K=1}^N \sum_{t=1}^2 \sigma_{eKt}^2$$

$$\left| \frac{\left[ \prod_{j=1}^{K-1} T_j \right]_{21} t_{Kt1} + \left[ \prod_{j=1}^{K-1} T_j \right]_{22} t_{Kt2}}{\left[ \prod_{j=1}^N T_j \right]_{22}} \right|^2 \quad (18)$$

전력 스펙트럼 밀도와 분산의 관계는<sup>(1)</sup>

$$\sigma^2 = \frac{1}{2\pi} \int_0^{2\pi} P_o(W) dw \quad (19)$$

(18)식을 (19)식에 대입하여 출력잡음의 분산을 구한다.

$$\begin{aligned} \sigma^2 &= \frac{1}{2\pi} \int_0^{2\pi} \sum_{K=1}^N \sum_{t=1}^2 \sigma_{eKt}^2 \\ &\left| \frac{\left[ \prod_{j=1}^{K-1} T_j \right]_{21} t_{Kt1} + \left[ \prod_{j=1}^{K-1} T_j \right]_{22} t_{Kt2}}{\left[ \prod_{j=1}^N T_j \right]_{22}} \right|^2 dW \end{aligned} \quad (20)$$

(20)식은 WDF에서 출력잡음의 분산을 계산하기 위하여 (24)식에서 사용된다.

완전한 스케일링을 하려면 모든 절점에 대하여 스케일링 승산기를 삽입하여야 한다. 이때에 승산기의 숫자가 증가하여 회로가 복잡해지고 가격이 증가하므로 동적범위가 약간 감소하더라도 각 단에 대하여 스케일링하는 것이 적합하다<sup>(12), (13)</sup>.

WDF의 동적범위를 최대화하기 위하여 변압기법으로 스케일링하는 경우에 스케일링 승산기(변압기)를 삽입함으로 전달함수에 미치는 영향을 고려할 필요가 있다. 변압기를 사용하여 스케일




그림 6 스케일된 WDF의 블록선도  
Block diagram of scaled WDF.

링하면 스케일링 승산기를 삽입하여도 의사-무손실성(Pusduo-losslessness)과 의사-수동성(Pusduo-passivity)이 보존된다<sup>(6), (8)</sup>. 이상적인 변압기를 디지털 2 단자쌍으로 표시하면 계수가  $n_k$ 와  $1/n_k$ 인 한 쌍의 승산기를 갖는다. 이 한 쌍의 스케일링용 승산기는 그림 6 과 같이 WDF를 구성하는 각 단의 입력측에 삽입된다<sup>(10)</sup>.

한 쌍인 승산기(변압기)를 전달산란행렬로 나타내면

$$T_k = \frac{1}{n_k} \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix} \quad (21)$$

(21)식을 (10)식에 대입하면

$$\frac{B_2 N}{A_{11}} = \frac{\left[ \prod_{j=1}^N n_j \right]}{\left[ \prod_{j=1}^N T_j \right]} \quad (22)$$

스케일링 승산기는 스케일 안한 WDF의 진폭 응답에 평탄한 손실(또는 이득)을 가져오므로

스케일된 WDF에서 특성이 변하지 않음을 알 수 있다. (10)식과 (19)식을 사용하여 출력신호의 분산  $\sigma_{os}^2$ 을 계산한다.

$$\sigma_{os}^2 = \frac{1}{2\pi} \int_{-\infty}^{+\infty} \frac{\sigma_{is}^2}{\left| \left[ \prod_{j=1}^N T_j \right]_{22} \right|^2} dW \quad (23)$$

여기서  $\sigma_{is}^2$ 은 입력신호의 분산이다. WDF의 SNR은 다음 식으로 정의된다.

$$SNR = 10 \log_{10} \frac{\sigma_{os}^2}{\sigma_{on}^2} \quad (24)$$

여기서  $\sigma_{on}^2$ 은 출력잡음의 분산으로 (20)식을 이용하여 구한다.

## V. WDF의 설계

디지털 필터에서 양자화 오차로 인하여 승산기의 계수가 약간 변동하는데 이 변동이 필터의 성

표 1 LC 사다리형 필터의 소자값  
Element values of LC ladder filter.

Type of Element	L	C	R
Termination			0.100000000E+01
Series Inductor	0.1314488029E+02	0.000000000E+00	
Series Capacitor	0.000000000E+00	0.3094325960E+00	
Shunt LC Tank	0.5136776779E+01	0.5745968819E+00	
Shunt LC Tank	0.7078779221E+01	0.7915223241E+00	
Series Inductor	0.1994762993E+02	0.000000000E+00	
Series Capacitor	0.000000000E+00	0.2039077000E+00	
Shunt LC Tank	0.1029248047E+02	0.3093934953E+00	
Shunt LC Tank	0.1314653015E+02	0.3951869905E+00	
Series Inductor	0.2007753944E+02	0.000000000E+00	
Series Capacitor	0.000000000E+00	0.2025873959E+00	
Shunt Capacitor	0.000000000E+00	0.1053363037E+02	
Shunt Inductor	0.3861401975E+00	0.000000000E+00	
Termination			0.1499923944E+01

능에 얼마만큼 영향을 미치느냐 하는 것은 필터의 신뢰도와 기능을 가늠하는데 중요한 척도가 된다. 이 척도가 감도이며 필터가 이론적인 견지에서 볼 때에 아무리 훌륭하여도 감도가 높으면 실제적으로 쓸모가 없게 된다.

복종단 LC 사다리형 필터가 갖는 저감도 특성이 디지털 필터에서도 그대로 유지되도록 설계한

것이 WDF이다<sup>(4), (6), (8), (9)</sup>.

WDF를 설계하기 위하여 통과대역이 17~19.7 [KHz], 통과대역 리플이 0.18[dB], 저지대역의 감쇄가 56[dB] 이상인 LC 사다리형 필터를 선정한다. 위의 설계명세(Specification)을 만족하는 복종단 LC 사다리형 필터는 그림 7과 같은 Elliptic 형인 12차 대역통과 필터이다. 이 필터




그림 7 12차 대역통과 필터 (Dual-2 회로망)  
12th order band pass filter (Dual-2 network).




그림 8 WDF의 블록선도 (Dual-2 회로망)  
Block diagram of WDF (Dual-2 network).

표 2 WDF의 승산기 계수  
Multiplier coefficient of WDF.

TYPE	SIGMA	ALPHA	BETA
Termination			0.9035298228E+00
Termination	0.3338223100E +00	0.0000000000E +00	
Series Inductor	0.5093722939E +00	0.0000000000E +00	
Series Capacitor	0.5122650266E +00	-0.4940199554E +00	
Shunt LC Tank	0.2148660570E +00	-0.6971079111E +00	
Shunt LC Tank	0.3456101418E +00	0.0000000000E +00	
Series Inductor	0.5344918966E +00	0.0000000000E +00	
Series Capacitor	0.5836509466E +00	-0.5220372081E +00	
Shunt LC Tank	0.3845867813E +00	-0.6771765947E +00	
Shunt LC Tank	0.1996578872E +00	0.0000000000E +00	
Series Inductor	0.1447812840E +00	0.0000000000E +00	
Series Capacitor	0.2361434698E +00	0.0000000000E +00	
Shunt Capacitor	0.2047333270E -01	0.0000000000E +00	
Shunt Inductor	0.2047333270E +00	0.0000000000E +00	
Termination			0.0000000000E +00

를 Dua - 2 회로망이라고 부르고, 회로망을 구성하는 소자의 값을 표 1에 나타냈다<sup>19</sup>.

그림 7의 LC 사다리형 필터로 부터 설계된 WDF의 블록선도를 그림 8에 나타냈다. 그리고 샘

플링 주파수가 125 [KHz]일 때 WDF 각 단에 있는 승산기 Sigma, Alpha, Beta의 값을 표 2에 나타냈다<sup>10</sup>.




그림 9 스케일된 WDF의 블록선도(Dual-2 회로망)  
Block diagram of scaled WDF (Dual-2 network).

표 3 스케일된 WDF의 승산기 계수  
Multiplier coefficient of scaled WFF. D

Section	Type of Element	Coefficients	
1	Transformer	0.282486395 E -01	0.000000000 E +00
2	Input Section	0.903529823 E +00	0.000000000 E +00
3	Transformer	0.973682054 E +00	0.102702930 E +01
4	Series Inductor	0.333822280 E +00	0.000000000 E +00
5	Transformer	0.299560592 E +01	0.333822280 E +00
6	Series Capacitor	0.509372234 E +00	0.000000000 E +00
7	Transformer	0.500923341 E +00	0.199631344 E +01
8	Shunt LC Tank	0.512264788 E +00	-0.494021088 E +00
9	Transformer	0.503733765 E +00	0.198517564 E +01
10	Shunt LC Tank	0.214866057 E +00	-0.697107911 E +00
11	Transformer	0.827087114 E +00	0.120906248 E +01
12	Series Inductor	0.345610142 E +00	0.000000000 E +00
13	Transformer	0.289343361 E +01	0.345610142 E +00
14	Series Capacitor	0.534491897 E +00	0.000000000 E +00
15	Transformer	0.616578329 E +00	0.162185395 E +01
16	Shunt LC Tank	0.583650947 E +00	-0.522037208 E +00
17	Transformer	0.786057566 E +00	0.127217146 E +01
18	Shunt LC Tank	0.384586781 E +00	-0.677176595 E +00
19	Transformer	0.125506894 E +01	0.796768982 E +00
20	Series Inductor	0.199657887 E +00	0.000000000 E +00
21	Transformer	0.432682649 E +01	0.231116270 E +00
22	Series Capacitor	0.144781284 E -01	0.000000000 E +00
23	Transformer	0.571940878 E +01	0.174843247 E +00
24	Shunt Capacitor	0.236143470 E +00	0.000000000 E +00
25	Transformer	0.921574279 E +00	0.108509973 E +01
26	Shunt Inductor	0.204733327 E +00	0.000000000 E +00

## VI. 동적범위의 최대화

디지털 필터에서 오버플로가 발생하지 않는 최대 출력신호에 대한 라운드오프 잡음의 비율을 동적범위로 정의한다. 이 비율은 SNR (Signal-to-Noise Ratio)의 정의와 같으므로 동적범위를 개선하는 것은 SNR을 개선하는 것이 된다. 따라서 고정 소수점 연산을 하는 디지털 필터에서는 동적범위 (Dynamic Range)를 최대화하는 것이 중요한 문제가 된다. 스케일링의 목적은 회로망이 서로 다른 절점에서 이득을 동일하게 하여 동적범위를 최대화하는데 있다. 스케일링함으로 가능한 입력을 최대로 하면서 출력신호와 비례적으로 잡음을 증가시키지 않도록 해야한다. 따라서 스케일된 회로망은 동적범위를 최대화하는 방향으로 최적화 시켜야 한다.

그림 8의 WDF를 변압기법으로 스케일링 했을 때 스케일링 승산기가 삽입된 전체적인 WDF의 구조를 그림 9에 나타냈다<sup>10)</sup>. 그리고  $L_{\infty}$  Norm을 사용 했을 때 WDF 각 단에 있는 승산기 계수와 스케일링 승산기 계수를 표 3에 나타냈다.

## VII. 컴퓨터 시뮬레이션

스케일 안한 WDF와 스케일된 WDF를 고정




그림10 스케일 안한 WDF의 주파수 응답(16비트)  
Frequency response of unscaled WDF(16bit).

소수점 연산을 하는 전용 하드웨어로 실현하는 것을 VAX-11/780 컴퓨터를 사용하여 시뮬레이션 한다. 표 2와 표 3에 있는 승산기의 계수로 WDF를 시뮬레이션하여 SNR을 비교함으로 동적범위가 개선됨을 확인한다.

시뮬레이션에서 사용되는 입력신호에는 정현 입력, 임펄스, 백색잡음 등이 있다. 입력신호가 정현입력(Sinusoidal input) 일때 표 2의 계수값을 사용하여 스케일 안한 WDF를 시뮬레이션하고, 표 3의 계수값을 사용하여 스케일된 WDF를 시뮬레이션 한다. SNR을 결정하기 위하여 긴 어장(25비트)과 짧은 어장(16비트)을 사용하여 출력을 구한다. 이 경우에 두 출력의 차이를 오차로 하고, 이 오차의 분산을 잡음 전력으로 간주한다. 그리고 긴 어장(25비트)인 때에 출력의 분산을 신호 전력으로 간주하고 SNR을 결정한다. 그림10과 11에 어장이 16비트인 경우에 스케일링 안한 WDF와 스케일된 WDF의 주파수 응답을 각각 나타냈다. 그리고 그림12와 13에는 어장이 25비트인 경우에 스케일 안한 WDF와 스케일된 WDF의 주파수 응답을 각각 나타냈다.

또한 회로의 구성방법에 따르는 영향을 검토하기 위하여 그림 7과 쌍대인 Dual-1 회로망에도 같은 방법과 절차를 적용하였다. 그리고 샘플링




그림11 스케일된 WDF의 주파수 응답(16비트)  
Frequency response of scaled WDF (16 bit).




그림12 스케일 안한 WDF 의 주파수 응답(25비트)  
Frequency response of unscaled WDF (25 bit).




그림13 스케일된 WDF 의 주파수 응답(25비트)  
Frequency response of scaled WDF (25 bit).

표 4  $L_{\infty}$ -스케일링 - 정현입력(Dual - 2 회로망)  
 $L_{\infty}$  scaling-sinusoidal input(Dual- 2 network).

	Sampling Frequency	Maximum Input	Noise Variance	Signal Variance	SNR	SNR Improvement
125 KHz	0.22E - 1	0.62E - 8	0.31E - 3	47.0		
	0.11E - 1	0.11E - 7	0.79E - 4	38.5		
	0.39E - 2	0.35E - 7	0.10E - 4	24.5		
	0.13E - 2	0.31E - 6	0.61E - 6	2.9		
250 "	0.88E + 0	0.11E - 6	0.24E + 0	63.3	+ 16.3	
	0.88E + 0	0.22E - 6	0.63E - 1	54.4	+ 15.9	
	0.88E + 0	0.10E - 5	0.16E - 1	41.9	+ 17.5	
	0.88E + 0	0.91E - 6	0.42E - 2	36.6	+ 33.7	
500 "	0.44E - 1	0.82E - 8	0.56E - 3	48.3		
	0.22E - 1	0.30E - 7	0.14E - 3	36.6		
	0.11E - 1	0.99E - 7	0.35E - 4	25.5		
	0.55E - 2	0.10E - 5	0.72E - 5	8.5		
1,000 "	0.62E + 0	0.19E - 7	0.65E - 2	55.3	+ 7.0	
	0.62E + 0	0.28E - 7	0.66E - 2	53.6	+ 17.0	
	0.88E + 0	0.63E - 6	0.14E - 1	43.2	+ 17.9	
	0.88E + 0	0.70E - 6	0.14E - 1	43.2	+ 34.7	

표 5  $L_{\infty}$ -스케일링 - 정현입력(Dual - 1 회로망)  
 $L_{\infty}$  scaling-sinusoidal input (Dual- 1 network).

	Sampling Frequency	Maximum Input	Noise Variance	Signal Variance	SNR	SNR Improvement
125 KHz	0.44E - 1	0.82E - 8	0.56E - 3	48.3		
	0.22E - 1	0.30E - 7	0.14E - 3	36.6		
	0.11E - 1	0.99E - 7	0.35E - 4	25.5		
	0.55E - 2	0.10E - 5	0.72E - 5	8.5		
250 "	0.62E + 0	0.19E - 7	0.65E - 2	55.3	+ 7.0	
	0.62E + 0	0.28E - 7	0.66E - 2	53.6	+ 17.0	
	0.88E + 0	0.63E - 6	0.14E - 1	43.2	+ 17.9	
	0.88E + 0	0.70E - 6	0.14E - 1	43.2	+ 34.7	




그림14  $L_\infty$ -스케일링 - 정현입력 (Dual-2 회로망)  
 $L_\infty$  Scaling-sinusoidal input (Dual-2 network).




그림15  $L_\infty$ -스케일링 - 정현입력 (Dual-1 회로망)  
 $L_\infty$  Scaling-sinusoid input (Dual-1 network).

주파수 변화에 따른 SNR을 비교하기 위하여 샘플링 주파수가 250, 500, 1,000[KHz]인 경우를 조사하였다.

표 4와 표 5는  $L_p$  Norm으로  $L_\infty$ 을 사용하고, 입력으로 정현 신호를 사용할 때 SNR을 나타냈다. 또한 표 4와 표 5의 결과를 각각 그림 14와 그림 15에 나타냈다.

### VIII. 결 론

WDF를 유한장으로 실현할 때 오버플로를 피하면서 동적범위를 개선하기 위하여 변압기법으로 스케일링 하였다. 본 연구에서는 동일한 설계사양을 만족하는 쌍대인 두 회로를 각각  $L_\infty$  Norm으로 스케일링하여 회로의 구성방법에 따른 영향을 조사하였다. 그리고 쌍대인 두 회로망에서 샘플링 주파수 변화에 따른 SNR이 개선량을 비교하였다. 고성 소수점 연산을 하는 WDF을 컴퓨터 시뮬레이션하여 다음 결론을 얻었다.

1. WDF를 변압기법으로 스케일하면 모든 경우에 7~35[dB] 정도의 SNR이 개선되었다.

2. 샘플링 주파수가 증가하면 전체적인 SNR은 감소하였으나 스케일링 함으로써 샘플링 주파수가 증가할 때 SNR이 감소하는 비율이 낮아졌다.

3. 종속형인 필터에서 각 단의 배열 순서는

스케일링에 영향을 미치므로 잡음 출력에도 영향을 주었다.

4. 쌍대인 두 회로망을 비교할 때 두 방법 중 뚜렷한 장점은 없으므로 샘플링 주파수에 따라서 필요한 방법을 선정한다.

### 参考文献

- (1) A. V. Oppenheim and R. W. Schafer, Digital signal processing, Prentice-Hall, 1975.
- (2) Andreas Antoniou, Digital filters analysis and design, McGraw-Hill, 1979.
- (3) Chi-Tsong Chen, One-dimensional digital signal processing, Marcel Dekker, 1979.
- (4) A. Fettweis, "On sensitivity and roundoff noise in wave digital filters", IEEE Trans. Acoustic Speech Signal Processing, vol. 22, no. 5, pp. 383-384, Oct. 1974.
- (5) P. P. Vaidyanathan and S. K. Mitra, "Low passband sensitivity digital filter: A generalized viewpoint and synthesis procedures", Proceeding of the IEEE, vol. 72, no. 4, pp. 404-423, April 1984.
- (6) A. Fettweis and K. Meerkötter, "Suppression of parasitic oscillations in wave digital filters", IEEE Trans. Circuits and System, vol. 22, no. 3, pp. 239-246, March, 1975.
- (7) T. A. Classen, "Effects of quantization and overflow in recursive digital filters", IEEE Trans. Acoustic Speech Signal Processing, vol. 24, no. 6, pp. 517-529, Dec. 1976.
- (8) A. Fettweis, "Digital filter structures related to classical filter networks", Arch. Elek. Übertragung, AEU,

- AEU, pp. 79-89, Sept. 1971.
- (9) M. N. S. Swamy and K. S. Thyagarajan, "A new type of wave digital filter", Journal of the Franklin Institute, vol. 300, no. 1, pp. 41-58, July, 1975.
- (10) 김명기, 권희훈, "웨이브 디지털필터의 스케일링에 관한 연구", '한국통신학회논문지', vol. 12, no. 1, pp. 27-35, Feb. 1987.
- (11) A. Antoniou and M. G. Rezk, "A comparison of cascade and wave fixed-point digital filter structures", IEEE Trans. Circuits and System, vol. CAS-27, pp. 1184-1194, Dec. 1980.
- (12) L. B. Jackson, "Roundoff-noise analysis for fixed-point di

digital filter realized in cascade parallel form", IEEE Trans. Audio and Electroacoust., vol. AU-18, June, 1970.

- (13) L. B. Jackson, "Roundoff noise bounds derived from coefficient sensitivities for digital filters", IEEE Trans. Circuits and System, vol. 23, no. 8, pp. 481-485, Aug. 1976.
- (14) S. Y. Hwang, "On monotonicity of  $L_p$  and  $l_p$  norms", IEEE Trans. Acoustic Speech Signal Processing, vol. 23, no. 6, pp. 591-593, Dec. 1975.
- (15) A. Zverev, Handbook of filter synthesis, John Wiley, 1974.



權熙勳(Hi Hoon KWON) 正會員  
1952年3月11日生  
1976年2月：東亞大學校 工科大學 電子工學科 卒業(工學士)  
1979年2月：東亞大學校 大學院 電子工程科 卒業(工學碩士)  
1982年5月：美國 南伊利諾伊大學 STC 修了  
1986年12月：東亞大學校 大學院 電子工程科 博士過程修了  
1973年9月～1979年2月：國防部造兵廠 M16工場(現 大宇精密) 技術研究官  
1979年2月～現在：國立 忠州工業專門大學 電子科 副教授



金明起(Myung Ki KIM) 正會員  
1930年1月25日生  
1958年6月：美國 海軍工科大學 卒業  
1966年2月： 서울大學校 大學院 電子工程科卒業(工學碩士)  
1976年2月：東亞大學校 大學院 電子工程專攻(工學博士)  
1954年2月～1969年3月：海軍士官學校 教授部勤務  
1969年4月～1972年2月：IMEC電子株式會社 勤務  
1972年3月～現在：東亞大學校 工科大學 電子工程科教授  
本學會 釜山－慶南支部長