

디지털 전송선로의 성능 분석 알고리즘에 관한 연구

正會員 徐 壽 完* 正會員 田 東 根* 正會員 車 均 鉉*

A Study on the Performance Analysis Algorithm for Digital Transmission Lines

Soo Wan SEO*, Dong Keun JEON*, Kyun Hyon TCHAH* *Regular Members*

要 約 본 논문은 비트 레벨에서, 3-상태 마코프체인의 모델을 사용한 종단대 종단 디지털 접속부에서의 개개 링크들의 에러성능을 평가하는 성능 분석 알고리즘을 표현했다. 링크모델은 개개링크의 버스트에러를 제안했으며, 또한 그것은 여러가지 개개링크들을 연결시키는 방법과 종단대 종단 디지털 접속부에 대한 모델을 추출하는 방법을 나타냈다. 이 결과적인 종단대 종단 모델이 주어진 블록크기에 대한 비트 에러율과 블록에러와 같은 성능 파라미터를 계산하는데 사용될 수 있다.

ABSTRACT This thesis presents a performance analysis algorithm that estimates error performance of individual links, at the bit level, in an end-to-end digital connection using the model of 3-state Markov chain. The link model proposed the burst error behavior of each individual link. It also presents a method to concatenate several individual links and extract a model for end-to-end digital connection. This resulting end-to-end model can be used to calculate performance parameters such as bit error rate(BER) and block error(BLER) for any given block size.

I. 서 론

디지털 통신망에서의 비트 에러는 주로 다발적으로 일어나며, 이는 여러 측정 결과로부터 잘 알려진 사실이다.

지금까지의 디지털 전송로상의 에러 성능 분석에는 에러 발생의 랜덤성에 바탕을 둔 Poisson 모델을 이용하였다. 그러나 최근들어 데이터 통신 서비스가 급증되면서 고전적으로 적용되어 오던 에러의 발생 빈도 뿐만아니라 에러의 발생 분포 역시 매우 중요한 인자로 등장했다.^(1,2,8)

이와 같은 사항들을 조합하여 볼 때, 에러 발생 빈도와 에러 발생 분포를 동시에 반영하는 적당한 평가 요소 또는 평가 방법을 정의함으로써

써 보다 제고된 서비스의 품질 평가가 가능할 것이다.

통신 서비스의 여러 분야에서 디지털 장비의 사용 빈도가 점차 증가되고 있는 상태이며, 일반적으로 전체 디지털 접속은, 각 링크 단위로, 페어 케이블, 동축 케이블, 광 케이블 등을 혼용하고 있다. 따라서 이런 여러 사항들을 고려하여 볼 때, 각 링크 단위로 에러의 성능을 평가할 수 있는 방법을 연구할 필요가 있다.

본 논문에서는 위의 여러 사항들을 고려하여 에러 성능 평가 모델로는 버스트성의 에러 평가에 적합한 3-State Markov Chain 모델을 이용하였으며, 각 링크에서의 에러 성능 평가 방법이 필요성이 대두됨에 따라 각 링크에서의 에러 성능 평가 방법을 도입하였다. 또한 이들을 이용하여 전체 시스템의 에러 성능을 평가할 수 있는 방법을 제시하였다.^(7,8,9)

*高麗大學校 電子工學科
Dept. of Electronic Eng., Korea University
論文番號 : 91-48(接受1991. 2. 6)

II. Markov Chain을 이용한 채널 모델링

2.1 설정 배경

데이터 통신 위주의 서비스에서는 에러의 발생 빈도보다는 일정 크기의 데이터 블록 내에서의 에러의 존재 유부에 더 크게 영향을 받음에 따라 이에 적합한 평가 모델의 설정이 필요하게 되었다.

현재 디지털 전송로상에서 발생하는 에러는 랜덤하다기 보다는 인공적인 환경, 즉 디지털 통신 장비 등의 영향으로 다발적으로 발생하는 경향이 강하므로 이의 평가에 적합한 모델을 설정할 필요가 생겼다. 버스트성의 에러의 평가에 이용된 모델로는 Neyman's Type A 모델, 그리고 본 논문에서 이용한 모델인 3 State Markov Chain 모델 등이 있다.^{17,21)}

전송로에서 에러가 다발적으로 발생한다는 사실은 현재 비트의 상태가 그이전 비트의 에러 발생 여부에 영향을 받는다라는 것을 나타내며, 따라서 채널이 메모리성을 가지고 있음을 나타내어준다. 이 채널의 메모리를 나타내기 위하여 본 논문에서는 3-State Markov Chain을 이용하였다. Markov Chain의 이론에 따르면 현재 비트의 상태는 바로 이전 비트에만 영향을 받으며 각 단계(Step)의 상태전이 확률은 단계에 관계없이 항상 일정하다.

2.1 Gilbert의 2-state Markov Chain 모델¹⁷⁾

1960년에 Gilbert는 다발적으로 발생하는 에러 성능을 분석하기 위해 그림 2.1과 같은 2 State Markov Chain 모델을 제안하였다. 이 모델에서는 현재 전송되고 있는 비트에 에러가 발생할 확률은 바로 이전 비트의 상태에만 의존한다는 가정을 근간으로 하였다.

Gilbert에 따르면 채널을 항상 그림 2.1에서 보는 바와 같이 G(Good) 또는 B(Bad) 상태에 있게된다. G상태에서의 에러의 발생 확률은 0 이고 B상태에서의 에러 발생 확률은 $1-h(0 \leq h \leq 1)$ 로 유한의 에러 발생 확률을 갖는다. 만일

그림에서 P, Q가 1보다 충분히 작다면 채널은 가능한한 현 상태를 유지하려할 것이므로 에러 발생의 버스트성을 모사할 수 있게 된다.




그림 2.1 2-State Markov Chain의 상태 전이도(단, $0 \leq P, Q, h \leq 1$)
Fig. 2.1 Transition Diagram of 2-State Markov Chain Model ($0 \leq P, Q, h \leq 1$)

그러나 Gilbert 모델에서 B 상태에서 에러가 발생할 확률이 1 h로 1보다 작게 되어 채널이 G 상태에서 시작하여 G 상태를 떠난 다음 에러가 발생하지 않은채로 다시 G상태로 되돌아올 확률이 존재하는데 이는 에러를 모사하는데 불합리한 요소로서 작용하게 된다.

2.2 3-State Markov Chain 모델¹⁸⁾

2.2.1 모델의 개요

Gilbert 모델의 에러 모사시의 불합리성을 보완하여 1986년에 Master와 Morton이 그림 2.2와 같은 3-State Markov Chain 모델을 제안하였다.

이 모델이 Gilbert의 모델과 대비되는 점은 에러 모사의 용이를 위해 Gilbert 모델의 B 상태를 에러 발생 가능 상태에서 에러 발생 확률이 0인 C(Complementary) 상태와 에러 발생 확률이 1인 B(Bad) 상태로 나눈 점이다. 여기서 C상태는 에러 발생 도중의 휴지기 상태로 보면 된다. 이 모델에서는 C 상태에서 G상태로의 전이 확률을 0으로 하여 채널이 일단 G 상태를 떠나면 적어도 하나의 에러가 발생된 후에야 다시 G 상태로 되돌아올 수 있게 된다.




그림 2.2 3 State Markov 체인 모델
Fig. 2.2 3 State Markov Chain Model

2.2.2 3-State Markov Chain을 이용한 채널 모델링

본 항에서는 2.2.1항의 성질을 이용하여 에러 성능을 평가할 수 있는 방법을 제시한다.

먼저, 채널의 제가치 상태를 다음과 같이 나타 내기로 하자.

$S_k = G$: k 번째 비트에서 채널이 에러 발생 확률 이 0인 G 상태,

$S_k = B$: k 번째 비트에서 채널이 에러 발생 확률 이 1인 B 상태,

$S_k = C$: k 번째 비트에서 채널이 에러 발생 확률 이 0인 C 상태에 있을 경우의 사건

위의 표기법을 바탕으로 채널의 각 상태에서 다음 상태로의 전이 확률은 다음의 조건부 확률 로 나타낼 수 있다.

$$\begin{aligned} \text{Prob}\{S_k = G | S_{k-1} = G\} &= 1 - P \\ \text{Prob}\{S_k = B | S_{k-1} = G\} &= P(1-h) \\ \text{Prob}\{S_k = C | S_{k-1} = G\} &= Ph \end{aligned} \quad (2.1)$$

식(2.1)의 전이 확률을 이용하여 각 상태의 Steady-State 확률을 구하면

$$P_g = \frac{Q(1-h)}{P+Q(1-h)} \quad (2.2)$$

$$P_b = \frac{P(1-h)}{P+Q(1-h)} \quad (2.3)$$

$$P_c = \frac{Ph}{P+Q(1-h)} \quad (2.4)$$

으로 된다.

이렇게 정의된 각 링크의 에러 성능 분석 모델 과 표기법을 이용하여 전체전송로의 에러 성능 분석 방법에 대해서 알아보자.

2.3 에러 성능 분석

2.3.1 비트 에러율(BER : Bit-Error-Rate)

3 State Markov chain 모델에서 채널은 오직 B 상태에서만 에러 발생 확률 1로 에러를 발생 시키게 되므로 시스템의 비트 에러율은

$$BER = P_b = \frac{P(1-h)}{P+Q(1-h)} \quad (2.4)$$

이 된다.

2.3.2 블록 에러율(BLER : Block-Error-Rate)

블록 에러율은 일정 길이의 블록에 하나 이상 의 에러가 존재할 확률을 의미하며, 이에는 1 초간의 데이터 블록 내의 에러의 유무를 백분율 로 나타내는 %ES, 10mS간의 데이터 블록 내의 에러의 유무를 백분율로 나타내는 %E10mS 등이 있다.^[1,2,3,4,5,6]

블록 에러율을 정의하기 위해 먼저 사건 B_{ij} 를

$$B_{ij} \equiv \{j \text{ errored symbols in } i \text{ symbols}\} \quad (2.5)$$

로 정의하고, 확률 $XY(i, j)$ 를

$$XY(i, j) \equiv \text{Prob}\{B_{ij}, S_{im} = Y | S_o = X\} \quad (2.6)$$

$X0Y(m)$, $X1Y(m)$ 을 각각 다음과 같이 정의하기로 하자.

$$X0Y(m) \equiv \text{Prob}\{A_m^0, S_m=Y | S_0=X\} \quad (2-7)$$

$$X1Y(m) \equiv \text{Prob}\{A_m^1, S_m=Y | S_0=X\} \quad (2-8)$$

여기서 m 은 하나의 심볼의 길이, X, Y 는 G, B, 또는 C, A_m^0, A_m^1 은

$$A_m^0 = \{\text{no error in } m \text{ consecutive bits}\}$$

$$A_m^1 = \{\text{at least 1 error in } m \text{ consecutive bits}\}$$

이다.

위의 확률식(2-7)(2-8)은 X, Y 가 각각 G, B, C의 세가지 경우의 수를 가지므로 전체 가능한 경우의 수는 18가지이다. 이 확률들은 반복적인 방법으로 구할 수 있으며, 예를 들면

$$G0G(m) = G0G(m-1)(1-P)$$

$$G0C(m) = G0G(m-1)Ph + G0C(m-1)h$$

$$G1B(m) = \{G0G(m-1) + G1G(m-1)\}P(1-h) + \{G0C(m-1) + G1C(m-1)\}(1-h) + \{G1B(m-1) + G0B(m-1)\}(1-Q) - (h)$$

등과 같고, 이들을 풀기 위한 초기 조건들은 다음과 같다.

$$G0G(1) = 1-P, \quad G1G(1) = 0$$

$$G0C(1) = Ph, \quad G1C(1) = 0$$

$$G0B(1) = 0, \quad G1B(1) = P(1-h)$$

또 i 개의 심볼 중 j 개의 심볼에 에러가 발생할 사건 B_{ij} 가 일어날 확률은 $i \geq j$ 일 때는

$$\begin{aligned} \text{Prob}\{B_{ij}\} &= P_g [GG(i,j) + GC(i,j) + GB(i,j)] \\ &+ P_b [BG(i,j) + BB(i,j) + BC(i,j)] \\ &+ P_c [CG(i,j) + CB(i,j) + CC(i,j)] \end{aligned} \quad (2-9)$$

이고, $i \leq j$ 일 때는

$$\text{Prob}\{B_{ij}\} = 0$$

이다. 여기서 P_g, P_b, P_c 는 식(2-2)(2-3)로 주어지는 Steady-State 확률이다. 식(2-9)에서 대괄호 내에 있는 항들은 Recursive한 방법으로 구할 수 있다. 예를 들면

$$\begin{aligned} GG(i,j) &= GG(i,j)GG(1,0) + GG(i-1, j-1)GG \\ &(1,1) \\ &+ GB(i-1,j)BG(1,0) + GB(i-1, j-1)BG(1,1) \\ &+ GC(i-1,j)CG(1,0) + GC(i-1,j-1)CG \\ &(1,1) \end{aligned} \quad (1,1)$$

이고 이들을 풀기 위한 초기 조건들은 다음과 같다.

$$GG(1,0) = G0G(m), \quad GG(1,1) = G1G(m)$$

$$GB(1,0) = G0B(m), \quad GB(1,1) = G1B(m)$$

$$GC(1,0) = G0C(m), \quad GC(1,1) = G1C(m)$$

이상과 같은 Recursive 방정식을 이용하여 여러 여러 성능 파라미터 값들을 구할 수 있다. 예를 들어 m 비트 길이의 블록에서 하나 이상의 에러가 발생할 확률 $P_e(m)$ 은 식(2-9)에서 $i=j=1$ 인 경우이므로

$$\begin{aligned} P_e(m) &= P_g [G1G(m) + G1B(m) + G1C(m)] \\ &+ P_b [B1G(m) + B1B(m) + B1C(m)] \\ &+ P_c [C1G(m) + C1B(m) + C1C(m)] \end{aligned} \quad (2-10)$$

이 되고 상당히 복잡한 계산과정을 거치면 식(2-10)은

$$P_e(m) = \frac{P[1-h-P-Q(1-h)](1-h^m) + Q(1-h)^2 \frac{[1-mA(1-P)^m]}{[P+Q(1-h)](1-h-P)}}{[P+Q(1-h)](1-h-P)} \quad (2-11)$$

와 같이 된다.

그러나 블록 에러율을 구할 경우에 위의 계산 과정을 이용하면 너무 길고 복잡하여 진다. 구하고자 하는 확률이 m 비트 동안 1개 이상의 에러가 발생할 확률, 즉 사건 A_m^1 이 일어난 확률임을 고려하여 A_m^1 의 여집합 A_m^0 을 구한다음 다음식을 이용하면 비교적 간단하게 $P_e(m)$ 을 구할 수 있다.

$$P_e(m) = \text{Prob}\{A_m^1\} = 1 - \text{Prob}\{A_m^0\} \quad (2.12)$$

사건 A_m^0 은 연속되는 m 비트 동안에 에러가 전혀 발생하지 않을 확률이므로 이는 다음의 세가지 경우로 나누어 생각할 수 있다.

-G 상태에서 시작하여 $(m-1)$ 번 G에서 G로의 천이를 반복한다.

-G 상태에서 시작하여 $(m-1)$ 번 C에서 C로의 천이를 반복한다.

-G 상태에서 시작하여 r 번째 비트 까지는 G에서 G로의 천이를 반복 하고, $(r+1)$ 번째 비트에서 C 상태로 천이한 후, m 번째 비트 까지 C에서 C로의 천이를 반복한다. 그러므로 구하고자 하는 확률식은

$$\begin{aligned} \text{Prob}\{A_m^0\} &= P_G \prod_{k=2}^m \text{Prob}\{S_k=G \mid S_{k-1}=G\} \\ &+ P_C \prod_{k=2}^m \text{Prob}\{S_k=C \mid S_{k-1}=C\} \\ &+ \sum_{r=1}^{m-1} [P_G \prod_{k=1}^r \text{Prob}\{S_k=G \mid S_{k-1}=C\} \\ &\text{Prob}\{S_{r+1}=C \mid S_r=G\} \\ &\prod_{k=r+1}^m \text{Prob}\{S_k=C \mid S_{k-1}=C\}] \\ &= \frac{Q(1-h)}{P+Q(1-h)} \cdot (1-P)^{m-1} \\ &+ \frac{Ph}{P+Q(1-h)} \cdot h^{m-1} \\ &+ \sum_{r=1}^{m-1} \left[\frac{Q(1-h)}{P+Q(1-h)} \cdot (1-P)^{r-1} \cdot Ph \cdot h^{m-r-1} \right] \end{aligned} \quad (2.13)$$

이다. 따라서

$$P_e(m) = 1 - \text{Prob}\{A_m^0\}$$

$$\begin{aligned} &= \frac{\{P+Q(1-h)\}(1-h-P) - A - B - C}{\{P+Q(1-h)\}(1-h-P)} \\ &= P\{1-h-P-Q(1-h)\}(1-h^m) \\ &+ \frac{Q(1-h)^2\{1-(1-P)^m\}}{\{P+Q(1-h)\}(1-h-P)} \end{aligned} \quad (2.14)$$

가 된다. 이렇게 하여 유도된 블록 에러율에 대한 식(2.14)을 이용하여 m 값을 적절히 택하여 줌으로써 %E10ms, %ES 등을 구할 수 있다. 식(2.14)의 m 대신에 1을 대입하면 BER이 되고

$$\text{BER} = P_e(1) = \frac{P(1-h)}{P+Q(1-h)} \quad (2.15)$$

가 되어 예측한 바와 같이 식(2.4)의 BER 식과 같음을 알 수 있다.

2.3.3. 심각한 착오초(SES) 및 저하된 분(DM)

식(2.5)에서 B_{ij} 는 i 개의 심볼에서 j 개의 착오 심볼이 발생할 사건이고, 여기서 심볼의 부리 길이를 $m=1$ 로 두면 $\text{Prob}\{B_{ij}\}$ 는 i 개의 비트중 j 개의 비트에 에러가 발생할 확률이고 %SES (Severely Errored Second)는 1초 단위의 블록에서 에러율이 10^{-3} 이상인 초의 백분율이므로

$$\begin{aligned} \%SES &= \sum_{j=0}^n \text{Prob}\{B_{ij}\} \times 100 \\ &= [1 - \sum_{j=0}^{n-1} \text{Prob}\{B_{ij}\}] \times 100 \end{aligned} \quad (2.16)$$

이고, 여기서 $n=i \times 10^{-3}$ 이고, $i=B$ 는 전송 속도이다.

또 %DM(Degraded Minutes)은 1분 단위의 블록에서 에러율러 10^{-6} 이상인 분(Minutes)의 백분율이므로

$$\begin{aligned} \%DM &= \sum_{k=0}^n \text{Prob}\{B_{ij}\} \times 100 \\ &= [1 - \sum_{k=0}^{n-1} \text{Prob}\{B_{ij}\}] \times 100 \end{aligned} \quad (2.17)$$

이고 여기서, $k=i \times 10^{-6}$ 이고, $i=B \times 60$, B 는 전송 속도이다.

III. 에러 모사 알고리즘

3.1 각 링크의 에러 모사

이 절에서 설명할 에러 모사 알고리즘의 흐름도는 그림 3.1과 같다. 흐름도에서 알 수 있는 바와 같이 각 링크의 에러 모사는 사용자가 데이터를 입력하면, 그 데이터로부터 세가지의 블럭 에러율을 도출해내고, 이를 이용하여 Markov Chain의 세가지 파라미터(P, Q, h)를 계산한다.




그림 3.1 에러 모사 알고리즘의 흐름도
Fig. 3.1 Flow Chart for Error Simulation Algorithms

Markov Chain의 파라미터가 계산되면 이를 이용하여 난수 발생기에서 발생된 난수와 비교 가능한 상태 천이 확률을 계산한 다음, 이를 이용하여 에러를 모사하게 된다.^(6,11)

3.1.1 에러 모사 입력 데이터

Markov Chain을 이용한 에러 모사는 식(2-

14)로 주어지는 세개의 블럭 에러율을 이용하여 수치 해석 방법으로 파라미터 P, Q, h를 구한다. 따라서 사용자가 모사하고자 하는 에러에 대하여 어떤 데이터를 주느냐에 상관없이 그 데이터는 세가지 블럭 에러율로 변형되어야 한다.

3.1.2 Markov Chain 파라미터 P, Q, h의 계산

Markov Chain 파라미터 값을 구하기 위해 입력 데이터로부터 구해진 길이 m_i 에 대한 세가지 블럭 에러율을 $P_e(m_i)$ 라고 하고, 식(2-14)로 주어지는 블럭 길이 m_i 에 대한 블럭 에러율을 $F_i(X)$, ($X=P, Q, h$)라고 하면, 파라미터 P, Q, h를 구하기 위한 비선형 방정식은

$$F_i(X) - P_e(m_i) = 0 \quad (3-1)$$

$$i=1, 2, 3, (X)=(P, Q, h)$$

으로 주어진다. 식(3-1)을 만족하는 P, Q, h를 구하기 위해 Newton-Raphson 반복법을 도입하면, 근을 구하기 위한 Iteration 방정식은 다음과 같이 된다.

$$X_{i+1} = X_i - J^{-1}[X_i] \{F(X_i) - b\} \quad (3-2)$$

$$J[X] = \begin{bmatrix} \frac{\partial F_1}{\partial P} & \frac{\partial F_1}{\partial Q} & \frac{\partial F_1}{\partial h} \\ \frac{\partial F_2}{\partial P} & \frac{\partial F_2}{\partial Q} & \frac{\partial F_2}{\partial h} \\ \frac{\partial F_3}{\partial P} & \frac{\partial F_3}{\partial Q} & \frac{\partial F_3}{\partial h} \end{bmatrix} \quad b = \begin{bmatrix} P_e(m_1) \\ P_e(m_2) \\ P_e(m_3) \end{bmatrix}$$

식(3-2)에서 Jaccobian Element들은 상당히 복잡한 계산 과정을 거치면 다음과 같이 계산할 수 있다.

$$\frac{\partial F_1}{\partial P} = \frac{Q(1-h)^2 A}{[P+Q(1-h)]^2 (1-h-P)^2} \quad (3-3)$$

$$\frac{\partial F_1}{\partial Q} = \frac{P(1-h)^2 [h^{m_i} - (1-P)^{m_i}]}{[P+Q(1-h)]^2 (1-h-P)^2} \quad (3-4)$$

$$\frac{\partial F_1}{\partial h} = \frac{B+C-D}{[P+Q(1-h)]^2(1-h-P)^2} \quad (3.5)$$

여기서

$$A = [P+Q(1-h)] - (1-h-P) \{ h^{m_1} - (1-P)^{m_1} \}$$

$$B = Q[P+Q(1-h)](1-h-P) \{ 2(1-h)(1-P)^{m_1} \}$$

$$C = Q(1-h) \{ [P+Q(1-h)] + Q(1-h-P) \} \cdot \{ Ph^{m_1} - (1-h)(1-P)^{m_1} \}$$

$$D = Ph^{m_1} (1-h-P)^2 \{ m_1 [P+Q(1-h)] + Qh \}$$

로 간단히 나타낼 수 있다.

비선형 방정식을 풀기 위한 Newton Raphson 반복법에서는 근이 발산하기 쉽고, 또 초기값을 최종근에서 멀 값으로 잡아주면 수렴 시간이 길어지므로 이를 방지하기 위해 최종근에서 근접한 초기값을 잡아줄 필요가 있다. 만일 m_1, m_2 가 1보다 충분히 크고, P, Q, h가 1보다 작다고 하고, a_1, a_2 를

$$a_1 = P_e(m_1) / BER, \quad a_2 = P_e(m_2) / BER$$

로 정의하면,

$$(1-P)^{m_i} \approx 1 - m_i P, \quad h^m \approx 0, \quad i=1,2$$

로 둘 수 있고, 여기서 식(2.14)와 (2.15)을 참고 하면

$$BER = \frac{P(1-h)}{P+Q(1-h)} \quad (3.6)$$

$$a_1 = \frac{1}{1-h} + \frac{Q\{m_1(1-h)-1\}}{1-h-P} \quad (3.7)$$

$$a_2 = \frac{1}{1-h} + \frac{Q\{m_2(1-h)-1\}}{1-h-P} \quad (3.8)$$

이 된다. 세 변수 a_3, m_3 를

$$m_3 = m_1 - m_2, \quad m_1 > m_2$$

$$a_3 = a_1 - a_2 = \frac{m_3 Q(1-h)}{1-h-P}$$

로 정의하고, 식(3.6), (3.7), (3.8)을 풀면, 다음과 같이 초기 조건을 구할 수 있다.

$$P_{init} = \frac{a_3 BER}{m_3 + (m_1 a_3 - m_2 a_1) BER} \quad (3.9)$$

$$Q_{init} = \frac{a_1 (BER - P)}{BER (m_3 - a_3)} \quad (3.10)$$

$$h_{init} = \frac{P - BER(P+Q)}{P - BER \cdot Q} \quad (3.11)$$

이 초기값을 이용하여 원하는 만큼의 정확도로 수렴 조건을 정해준 다음 프로그램을 반복 수행시키면 P, Q, h를 구할 수 있다.

3.2 MultiLink의 경우

이번 절에서는 1절에서 정의된 각 링크의 에러 성능 평가 모델을 바탕으로 하여 2개의 링크 모델을 결합하여 하나의 평가 통합 모델로 나타내는 방법을 제시하고, 이를 이용하여 전체 링크의 에러 성능 분석 모델을 Recursive한 방법으로 도출하는 방법을 기술한다.

3.2.1 전체 채널이 2개의 링크로 구성된 경우

그림 3.2와 같이 전체 디지털 접속이 2개의 링크로 구성되어 있다고 가정하자. 여기서 개개의 링크들은 3 State Markov Chain을 이용하여 기술하고 각 링크의 Markov Chain 파라미터는 $P_i, Q_i, h_i (i=1,2 : i$ 는 각 링크를 의미), 통합 링크의 파라미터는 P_c, Q_c, h_c 로 나타내었다.

그러나 2개의 링크를 단순히 연결하여 도출한 통합 Markov Chain 모델은 G_1G_2, G_1B_2, G_1C_2 등과 같이 9개의 상태를 갖게 된다. 이 9 State

Markov Chain 모델의 상태는 각 링크의 3가지 상태의 순열로 나타내어 진다. 따라서 여러개의 링크로 구성된 채널의 통합 모델을 Recursive 한 방법으로 구하기 위해서는 이 9-State Markov Chain을 3개의 상태를 갖도록 변형시켜 줄 필요가 있다.

통합 모델의 G상태를 2개의 링크가 모두 G 상태에 있을 경우로 하고, 연속되는 2개의 링크를 고려했을 때, 버스트 에러 발생 가능 상태에서 에러가 발생한 상태를 B, 발생하지 않은 상태를 C라고 하자. 각 링크의 세가지 상태를 $G_i, B_i, C_i (i=1,2)$ 라고 하고, 통합 모델의 세가지 상태를 G_c, B_c, C_c 라고 하면




그림 3.2 2개의 링크로 구성된 채널의 통합 모델
Fig. 3.2 Concatenation of Two Individual Links

$$G_c = G_1 G_2 \quad (3-12)$$

$$C_c = \{G_1 C_2, C_1 G_2, C_1 C_2, B_1 B_2\} \quad (3-13)$$

$$B_c = \{G_1 B_2, B_1 G_2, B_1 C_2, C_1 B_2\} \quad (3-14)$$

과 같이 된다.

그러면 여기서 통합 모델의 Markov Chain 파라미터를 구하는 과정을 알아보자. 먼저 각각의 링크들은 서로 독립적인 에러 성능을 갖는다

고 가정하자. 이 가정은 실제의 링크에서 타당하고, 분석과정을 상당히 간단하게 하여준다.

그림 3.2와 식(3-12), (3-13), (3-14)로부터

$$1 - P_c = \text{Prob}\{S_k^c = G | S_{k-1}^c = G\}$$

이고, 각 링크가 독립이라는 가정을 이용하면

$$1 - P_c = (1 - P_1)(1 - P_2) = 1 - P_1 - P_2 + P_1 P_2$$

으로 되고, 따라서

$$P_c = P_1 + P_2 - P_1 P_2 \quad (3-15)$$

이 된다.

한편 h_c 에 대한 값을 구하기 위해서는

$$P_c h_c = \text{Prob}\{S_k^c = C | S_{k-1}^c = G\}$$

임을 이용하면

$$h_c = \frac{(1 - P_1)P_2 h_2 + P_1 h_1 (1 - P_1) + P_1 h_1 P_2 h_2 + P_1 (1 - h_1) p_2 (1 - h_2)}{P_1 + P_2 - P_1 P_2} \quad (3-16)$$

이 된다.

Q_c 의 경우는

$$\begin{aligned} Q_c &= \text{Prob}\{S_k^c = G | S_{k-1}^c = B\} \\ &= \text{Prob}\{S_k^1 = G | (S_k^2 = G) | (S_{k-1}^1 = G) | (S_{k-1}^2 = B), \\ &\quad (S_{k-1}^1 = B) | (S_{k-1}^2 = G), (S_{k-1}^1 = B) | (S_{k-1}^2 = C), \\ &\quad (S_{k-1}^1 = C) | (S_{k-1}^2 = B)\} \end{aligned} \quad (3-17)$$

이 된다.

통합 모델에서는 연속되는 링크에서의 비트 에러 상태의 영향으로 인해 채널이 일단 G 상태를 떠난 후, 에러가 발생되지 않은 채 다시 G 상태로 되돌아 올 확률이 존재한다. 이 C_c 상태에서 G_c 상태로의 천이 확률을 Q_c' 이라고 하면

$$\begin{aligned}
 Q_c' &= \text{Prob}\{\text{Prob}\{S_k^c = G | S_{k-1}^c = C\} \\
 &= \text{Prob}\{S_{k-1}^c = G\}(S_k^c = G) | (S_{k-1}^c = G)(S_k^c = C), \\
 &(S_{k-1}^c = C)(S_k^c = G), (S_{k-1}^c = C)(S_k^c = C), \\
 &(S_{k-1}^c = B)(S_k^c = B)\} \quad (3-19)
 \end{aligned}$$

으로 되고, 식(2-1)과 식(2-2), (2-3), (2-4)을 이용하면 식(3-19)는

$$Q_c' + a_1 a_2 + b_1 b_2 + c_1 c_2 + d_1 d_2$$

$$Q_c' = \frac{P_1 P_2 Q_1 Q_2 (1-h_1)(1-h_2)}{P_1 P_2 (1-h_1-h_2+h_1 h_2) + P_1 Q_2 h_1 (1-h_2) + P_2 Q_1 h_2 (1-h_1)} \quad (3-20)$$

이다. 그러나 현존의 디지털 접속이 일반적으로 작은 에러율을 갖고 있으므로 각 링크 모델의 파라미터 P_i 의 값은 매우 작다. 따라서 식(3-20)에서 P_1 과 P_2 가 곱으로 나타나는 항들을 무시하면 Q_c' 은 거의 0으로 둘 수 있다.

위에서 구한 통합 링크의 모델 파라미터에서 $P_1 P_2$ 항을 무시하면 다음과 같이 된다.

$$P_c = P_1 + P_2 \quad (3-21)$$

$$Q_c = \frac{Q_1 Q_2 (P_1 P_2)}{(P_1 Q_2 + P_2 Q_1)} \quad (3-22)$$

$$h_c = \frac{P_2 h_2 + P_1 h_1}{P_1 + P_2} \quad (3-23)$$

$$Q_c' = 0 \quad (3-24)$$

따라서 이런 근사화 과정을 거치면 통합 모델도 역시 3개의 파라미터를 갖게 되어 각 링크의 모델과 같은 모양이 되고, 반복적인 방법으로 전체 디지털 접속의 파라미터를 구할 수 있다.

식(3-21), (3-22), (3-23)은 각 링크 모델의 3-State Markov Chain 파라미터들로부터 구해진 통합 링크의 모델 파라미터이며 이들을 이용하여 통합 링크의 에러 성능을 분석하게 된다.

3.2.2 MultiLink로 구성된 경우

전체 채널이 MultiLink로 구성된 경우는 3.2.1항에서 구한 통합 링크의 파라미터를 하나의 링크의 파라미터로 취급한 후 3.2.1항의 과정을 반복하면 Recursive한 방법으로 전체 채널의 Markov Chain 파라미터를 구할 수 있다.

이와 같이 통합링크의 모델 파라미터가 구해지면 이를 이용하여 3.1절과 3.2.1절에서 기술한 방법으로 에러 성능을 분석하고, 에러를 모사하게 된다.

IV. 결과 및 고찰

표 4.1에 채널이 4개의 링크로 구성된 경우에 각 링크의 Markov Chain 파라미터 및 통합 링크의 파라미터, 그리고 전체 채널의 비트 에러율, 블럭 에러율(%ES, %E10ms), 그리고 에러 발생의 버스트 정도를 나타내는 파라미터M2에 대한 값을 수록하였다.

표 4.1 4개 링크 채널의 통합 모델 파라미터 및 에러 성능 파라미터

Table 4.1 Results of Four Link Connection

	LINK A	LINK B	LINK C	LINK D
BER	1.90E-08	6.20E-08	3.40E-08	6.80E-08
%E10ms	2.80E-03	4.10E-03	3.50E-03	6.90E-03
%ES	9.40E-02	3.60E-02	3.50E-02	1.70E-02
P	4.5003E-10	1.5747E-10	1.5539E-10	4.9821E-11
Q	2.3685E-02	2.5381E-03	4.5702E-03	7.3290E-04
h	9.9901E-01	9.9984E-01	9.9893E-01	9.9900E-01
M2	4.2290E+01	3.9400E+02	2.1881E+02	1.3650E+03

	LINK A+B	LINK A+B+C	END TO END
P	6.0740E-10	7.6270E-10	8.1261E-10
Q	7.4983E-03	6.6323E-03	4.4398E-03
h	9.9884E-01	9.9886E-01	9.9900E-01
Q'	1.2417E-15	9.2392E-16	2.2486E-16
BER	8.1000E-08	1.1500E-07	1.8300E-07
%E10ms	8.1992E-03	1.1609E-02	1.7806E-02
%ES	1.3126E-01	1.6613E-01	1.8240E-02
M2	1.3330E+02	1.5078E+02	2.2524E+02

표 4.2 각 모델의 비교
Table 4.2 Comparison of Three Model

	$\rho_{01} \leq 20\text{mS}$	$\rho_{01} \leq 100\text{mS}$	$\rho_{01} \leq 500\text{mS}$
신축데이터1	2.180	10.46	42.38
Poisson	3.4	15.89	57.91
Neyman	2.164	10.36	42.13
Markov	2.182	10.44	42.39
신축 데이터2	0.032	0.16	0.795
Poisson	3.371	15.75	15.89
Neyman	0.034	0.17	0.854
Markov	0.032	0.16	0.791

각 링크가 서로 독립이고, 연속되는 링크의 에러 상쇄 효과를 무시하면 통합 링크의 에러율은 각 링크의 에러율을 합한 것으로 예상할 수 있고, 표의 결과에서 이의 입증이 되므로 통합 모델링 과정이 타당하였음을 보여 준다. 또, 결과에서 에러 상쇄의 영향을 나타내는 파라미터 Q'의 값이 10^{-15} 보다 작게 나타나 이를 무시한 가정의 타당함을 보여 준다. 그러나 채널의 수가 많아지고, 각 채널의 에러율이 높은 경우는 표의 결과에서 짐작할 수 있듯이, 전체 채널의 모델 파라미터 P의 값이 점점 커져서 Q'의 영향을 무시할 수 없게 된다. 참고로 표 4.2에 신축데이터와 각 모델로부터 계산한 결과를 나타내었다.

V. 결 론

디지털 전송로에서 에러는 다발적으로 발생하고, 또 데이터 통신 서비스의 증가로 인하여 에러 성능 분석에서 에러의 발생 빈도 뿐만 아니라 발생 분포가 중요한 인자로 등장함에 따라 본 논문에서는 버스트성의 에러 성능 분석에 적합한 3-State Markov Chain 모델을 이용하였다.

일반적으로 디지털 전송로는 여러개의 링크로 구성되어 있고, 또 각 링크마다 각기 다른 설비를 이용하므로 에러 성능이 각기 다르며, 전체 전송로의 유지 보수는 각 링크 단위로 이루어진

다. 따라서 각 링크 단위로 에러 성능을 분석할 필요가 생기며 본 논문에서는 각 링크 단위로 에러 성능을 분석하였고, 이를 이용하여 전체 채널의 에러 성능을 분석할 수 있는 방법을 제시하였다. 또 결과를 표로 나타내어 통합 모델링 과정이 유효함을 보여주었다.

참 고 문 헌

1. Y. Yamamoto and T. Wright, "Error Performance in Evolving Digital Networks Including ISDNs," IEEE Communication Magazine, Vol.27, No.45, pp. 12-18, Apr. 1989.
2. K. Takahashi, Y. Yamamoto and H. Wataya, "Error Performance Evaluation Procedure of Digital Networks," IEEE Globecom'87, pp. 29-29, 1987
3. K. Takahashi, "Transmission Quality of Evolving Telephone Services," IEEE Communication Magazine, Vol.26, No.10, 1988.
4. CCITT Rec. E721, Blue Book, "ISDN Grade of Service Parameters."
5. K. Takahashi et al., "Quality of Service and network Performance Specifications for the INS," Rev. of ECL, Vol.33, No.5, pp. 795-801, 1985.
6. T. Yokoi, K. Kodaira, "Grade of Service in ISDN Era," IEEE Communications, Vol.27, No.4, pp. 46-50, Apr. 1989.
7. E. N. Gilbert, "Capacity of Burst Noise Channel," BSTJ, Vol.39, pp. 1253-1265, Sept. 1960.
8. N. Tolas and A. Tabatabai, "On Error performance Modeling of Digital Transmission Facilities," IEEE Globe'86, pp. 45-45, 1986.
9. M. E. Meyer and A.R.K. Sastry, "Performance Analysis of Tandem Burst Error Links with Applications to ISDN," IEEE Trans. on Comm., Vol.COM33, No. 7, pp. 646-653, Jul. 1985.
10. D. Becam and P. Brigant, "Poisson and Neyman Models Applied to Errored Seconds on Digital Transmission," IEEE ICC'86, 1986.



徐壽完(Soo Wan SEO) 準會員
1966年12月4日生
1989年：高麗大電子工學科卒業
1991年：高麗大大学院電子工學科卒業
(工學碩士)



田東根(Dong Keun JEON) 正會員
1962年8月7日生
1986年：高麗大電子工學科卒業
1988年：高麗大大学院電子工學科卒業
(工學碩士)
1988年-現在：高麗大大学院電子工學科
博士課程



車均鉉(Kyun Hyon TCHAH) 正會員
1939年3月26日生
1965年：서울大學校工學士
1967年：美國일리노이大學校工學碩士學位
取得
1976年：서울大學校工學博士學位取得
1977年-現在：高麗大學校電子電算工學科
教授