

공정한 MAC 프로토콜을 위해 순환서비스시스템을 적용한 평형 DQDB

正會員 柳 熙 三* 正會員 康 俊 吉*

Balanced DQDB Applying the System with Cyclic Service for a Fair MAC Protocol

Hee Sham Ryou*, June Gill Kang* *Regular Members*

요 약

본 논문은 표준 DQDB에서 문제가 되고 있는 불공정성 문제를 경감할 새로운 MAC 프로토콜을 제안하고 분석하였다. DQDB MAC 프로토콜은 처리율, 메시지 지연 등에서 불공정한 면이 있으며, 대역폭은 슬롯 재사용 혹은 화일의 긴 전송 동안 더욱 불균등하게 배분될 수 있다. 본 연구에서 제안한 새로운 프로토콜을 평형(Balanced) DQDB 프로토콜이라 부르기도 하며, 이 새로운 액세스 프로토콜은 이중 버스 네트워크 프로토콜의 한 비트를 이용하여 대역폭 분할에 공정성 보장 및 DQDB의 모든 특징을 유지한다. 또한, 슬롯의 순차적 균등 배분을 해석하기 위하여 Wen Jing 등이 제시한 DQDB 분석 모델을 고려하였다. 즉, 한 버스상에서 비지 비트의 발생 확률을 예측하고, 마코프 체인을 사용하여 제안한 프로토콜에서의 처리율과 전송 확률에 대하여 연구하였다. 그리고, 시뮬레이션을 통하여 각 노드에서 RQ나 CD 계수기가 동적으로 변화하는 상태에서 평형 DQDB와 표준 DQDB, BWB 구조를 비교하였다. 그 결과, 평형 DQDB가 상위 노드에서 처리율이 감소하지만, 전체 노드의 약 70-80% 정도가 처리율 0.9 이상으로 나타났으며, 이러한 특징들은 수식적 분석 모델과 유사한 결과를 나타냄을 확인하였다.

Abstract

A new MAC protocol has been proposed and analysed to relieve the unfairness problems exhibited by the basic version of the DQDB standard. DQDB MAC protocol has the unfairness problems in throughputs, message delay and so on. And when the slots are reused or the file transmissions taken long, the unfairness problems in the system become worse. The new access protocol proposed here, which is called the Balanced DQDB, guarantees a fair bandwidth distribution by using one bit of the dual bus network protocol and keeps up all characteristics of DQDB, the DQDB analysis model introduced by Wen Jing, et al. was considered to analyse a sequential balance distribution of slots. And the probabilities of the empty slots in operation mode were

*光云大學校 電子工學科
Dept. of Electronic Eng., Kwang Woon Univ.
論文番號 : 93 - 191

represented to determine the probabilities for busy bits to generate on each node of the bus using the Markov chain. Through the simulations, the performances of the proposed Balanced DQDB and that of the standard DQDB or the BWB mechanism were compared at the state that the values of the RQ or CD counter on each node varied dynamically. As the results, it is shown that the Balanced DQDB has the decrement of throughputs in upstream, but the numbers of the used empty slots at each node of the Balanced DQDB had more than that of the others because the Balanced DQDB has over 0.9 throughputs in the 70-80% nodes of total node and it has constant throughputs at each node. And these results were analogous to that of the analytical model.

1. 서론

고속의 전송매체를 이용한 802.5(토큰링) MAC(Media Access Control) 프로토콜은 성능 이하의 문제를 해결하였지만 거리에 대한 토큰의 취약성에 문제를 갖고 있다. 이러한 문제를 해결하기 위하여 QPSX(Queued Packet and Synchronous eXchange) MAN(Metropolitan Area Network)에 적합한 DQDB(Distributed Queue Dual Bus)를 개발하였으며, 이는 IEEE 802.6 연구 위원회에 의하여 MAN의 서브네트워크(subnetwork)로서 권고되었다. DQDB의 액세스 제어 방법과 프레임 전송 및 수신, 셀(Cell) 구조 등에 관하여는 F. Hailsall의^{1)에} 설명되어 있다. 본 연구에서는 MAC 프로토콜 문제에 관련된 동작 방식을 설명하도록 한다.

실제로 DQDB는 LAN(Local Area Network)보다는 MAN으로서 알려져 있으며, 간단한 DQDB 네트워크의 구조를 그림 1에 나타내었다. 스테이션(station) 1은 버스(bus) A상(upstream)에서 스테이션이 없기 때문에 리퀘스트(request)를 요구하지 않는다.¹³⁾

DQDB에 장점 중의 하나는 간단한 액세스 구조 및 네트워크 규모와 채널 데이터율의 각 버스에 대하여 독립된 채널 용량을 모두 사용할 수 있다는 점이다. 이러한 DQDB는 슬롯 시스템으로 네트워크의 범위, 노드 수, 전송 속도에 무관하게 전체 채널 용량을 활용할 수 있다. 또한, 방향이 서로 다른 버스를 사용함으로써 네트워크의 전송 효율 및 지연 성능을 개선하였다.¹⁴⁾

하지만, 여러 연구에 따르면, DQDB MAC 프로토콜은 스테이션이 버스의 헤드 부분에 얼마나 가깝게 위치 하나에 따라 보다 높은 지연율 혹은 보다 낮은 메시지 지연을 나타내는 불균형한 현이 있으며,




그림 1. DQDB 네트워크의 구조

대역폭은 화일 전송과 같이 긴 전송 동안 더욱 불균형하게 배분될 수 있다. 더욱이 슬롯을 재사용하게 되면 시스템의 평형 문제는 심각하게 악화된다.¹⁵⁾

불균형은 크게 두 가지로 나눌 수 있다. 즉, 전송 요구를 하는 중요 스테이션이 나중에 동작하고 다른 스테이션이 네트워크 대역에서 먼저 동작 요구를 하는 BDP(Bandwidth Domination Problem) 문제가 있다. 또한, 보다 높은 우선순위의 스테이션이 나중에 동작하도록 상위(upstream) 노드에 의하여 네트워크 대역폭이 한정된다는 PDP(Priority Domination Problem) 문제가 있다.¹⁶⁾ 이에 관한 많은 연구가 있어 왔으며, 특히 Van P. T. Phung과 R. Breault는 대역폭 분산 방식에 의해 효과적인 우선 순위를 제공하기 위한 SBB(Symmetric Bandwidth Balancing) 구조를 소개하였다.¹⁷⁾ 이러한 네트워크의 BWB(Bandwidth Balancing) 구조가 궁극할 지라도 이에 관련된 무가지 문제를 갖고 있다. 즉, 첫째는 전체 버스 활용을 얻을 수 없다는 것이고, 둘째는 트래픽이 동적으로 변화할 때는 완전 평형 상태에 결코 도달할 수 없으며, 시스템이 완전 평형 상태에 도달하기 위하여는 많은 시간이 걸린다는 점이다.


본 연구에서는 대역폭 분할에 공정성 보장 및 DQDB의 모든 특징을 유지하는 이중 버스 네트워크를 변형

한 새로운 액세스 프로토콜을 제안하고 분석하고자 한다.

본 연구는 6개의 장으로 구성되어 있다. II장에서 DQDB에 프로토콜과 알고리즘에 관하여 설명하고, III장에서 DQDB의 공정성(fairness)을 위하여 제안한 새로운 프로토콜을 제시한다. 그리고, 이에 대한 수식적 분석을 IV장에서 나타내고, V장에서 시뮬레이션 결과를 비교한다. VI장에서 결론을 맺는다.

II. DQDB(IEEE 802.6)

DQDB 액세스 제어 방법은 그림 2와 같은 DQDB 슬롯의 포맷을 사용한다. 슬롯의 첫 옥텟에는 ACF (Access Control Field)가 있으며, 각 ACF에는 다른 노드가 이미 슬롯에 데이터를 실었는지를 나타내는 비지 비트(Busy = 1)와 빈 슬롯을 요구하는 리퀘스트 필드를 포함한다. QA와 PA 슬롯은 슬롯 헤더의 ST(Slot Type)비트에 의하여 구분되며, PA슬롯은 각 버스의 끝에 위치한 슬롯 발생기에 의하여 생성된다. QA슬롯은 비지 비트와 리퀘스트 비트를 사용한 액세스 구조에 따라 전송된다. P는 슬롯의 세그먼트가 Cleared (P = 1) 혹은 Not Cleared (P = 0) 인가를 나타낸다.



ST : Segment Type
MID : Message Identifier
B : Busy bit
S : Slot type bit
P : PSR(Previous Segment Received) bit
RES : REServe
RQ : ReQuest bit
VCI : Virtual Circuit Identifier
PT : Payload Type
SP : Segment Priority
HCS : Header Check Sequence

그림 2. DQDB의 슬롯 포맷

기본적인 분산 큐잉 알고리즘의 동작은 위에서와 같은 슬롯 포맷을 이용하며, DQDB 프로토콜에서의 상태도는 그림 4(a)에 나타내었다.


프로토콜은 순방향 버스 상에서 슬롯 제어 액세스를 위하여 두가지 제어 비트 즉, 비지와 RQ(RQest)을 사용한다. 하지만 반대편 버스에 대한 액세스에는 독립적으로 배열한다.

비지 제어 비트는 슬롯이 데이터를 전송 중이거나 액세스에 이용할 수 없음을 나타내는 내용을 각 슬롯의 헤더에 기록한다. RQ 제어 비트는 세그먼트가 큐되었을 때 신호를 발생한다. RQ 비트가 역방향 버스를 통과할때, 각 노드의 RQ 계수기의 수를 증가시킨다. 반대로 순방향 버스 상에서 빈 슬롯이 통과할 때마다 CD(Count Down) 계수기의 수를 감소시킨다. 스테이션이 버스를 액세스하기 위한 세그먼트를 갖었을 때 하위 노드(downstream)의 CD 계수기에 대하여 RQ 계수기의 현재값을 전송한다.


III. 평형 DQDB 프로토콜

본 절에서는 보다 단순하고 DQDB의 기본 구조를 크게 변형하지 않는 새로운 방법을 제안하고자 한다.


슬롯의 P 비트에 용도를 변경하여 새롭게 정의된 슬롯을 사용한 슬롯 형식의 예를 그림 3에 나타내었다.




(a) 슬롯을 사용한 스테이션이 없는 상태



(b) CD ≥ 0인 스테이션이 사용 가능한 슬롯 상태



(c) 순환이 끝났음을 반대 버스로 알려주는 상태



(d) (0, 1)상태인 슬롯에 데이터를 기록한 상태


그림 3. 제어 슬롯 형식의 한 예

그림 3에서와 같이 (비지, P) 비트 상태가 (0, 0)일 때를 마지막 스테이션에서 확인한 경우 더 이상의 상위 노드 상에서 빈 슬롯을 사용한 스테이션이 없다고 판단하여 반대편 버스의 슬롯 상에 (1, 0) 신호를 전송한다. 이때 이 버스 상의 첫 스테이션이 (1, 0)비


트를 확인한 후 전송할 내용이 있으면 빈 슬롯을 사용하고 상위 노드 방향으로 입력되는 첫 빈 슬롯의 P 비트를 0에서 1로 변환하여 다시 순환한다.

평형(balanced) DQDB의 동작은 표준 DQDB에서와 같이 전송할 세그먼트가 발생할 경우 노드는 유휴 상태에서 CD 상태로 전이하게 되는데, 먼저 반대 방향인 비스 B를 통해 RQ 비트를 전송하고 RQ 계수기의 값을 CD 계수기에 복사한다. 한편, CD 계수기는 빈 슬롯이 지나갈 때마다 그 값을 1 만큼 감소시키는데, 표준 DQDB에서는 CD 계수기가 0일때만 비로소 QA 슬롯을 통하여 QA 세그먼트를 전송할 수 있게

된다. 하지만, 평형 DQDB에서는 CD 계수기가 0보다 크거나 같은 때도 빈 슬롯에 세그먼트를 전송하며, 세그먼트 전송을 마친 노드는 CD 계수기의 값을 RQ 계수기에 더하고 유휴상태로 전이하고 다음에 도착하는 빈 슬롯의 P 비트를 0에서 1로 변환시킨다. 만, 여기서 사용 가능한 빈 슬롯은 비스 비트가 0이고 P 비트가 1인 상태의 프로토타입로 제한한다. 이러한 방법을 통하여 현재 세그먼트를 전송한 노드에 대하여 상위 노드에서만 빈 슬롯을 사용할 수 있도록 제한한다. 계속하여 다른 동작들은 표준 DQDB에서와 같이 만약 전송할 세그먼트가 없는 경우에는 유휴 상태로



(a) DQDB 프로토콜 상태도



(b) 평형 DQDB 프로토콜 상태도

그림 4. 표준 DQDB와 Balnce DQDB 프로토콜 상태도의 비교

전이하게 된다. RQ 계수기는 비지 중에도 유힬 상태와 마찬가지로 RQ 비트가 버스 B로 지나갈 경우에 1만큼 증가한다. 이러한 평형 DQDB 프로토콜의 상태를 그림 4(b)에 나타내었다.

표준 DQDB와의 차이점을 다시 정리하면, 기존의 표준 DQDB에서는 $CD=0$ 인 스테이션이 빈 슬롯을 사용함으로써 대역폭 배분에 불균형이 있었다. 이러한 문제를 해결하기 위하여 제안한 평형 DQDB 프로토콜은 기본적으로 표준 DQDB와 같게 동작하지만, 스테이션의 $CD=0$ 일 때 뿐만 아니라 $CD \geq 0$ 일 때도 빈 슬롯을 사용할 수 있다. 단, 사용 가능한 빈 슬롯은 비지 비트가 0이고 P 비트가 1인 상태의 슬롯이며, 이 상태는 바로 전 상태의 하위 노드에서 빈 슬롯을 통하여 세그먼트 전송을 완료한 노드에 의하여 만들어진다. 세그먼트 전송을 마친 노드는 CD 값을 RQ에 더한 후 유힬상태로 전이하며 상위 노드 방향으로 다음 리퀘스트를 요구한 스테이션 즉, $CD \geq 0$ 인 스테이션에 빈 슬롯의 사용을 허용한다. 빈 슬롯의 사용권은 상위 노드 스테이션으로 계속하여 이와 같은 방법으로 이동한다. 즉, 본 연구에서 제안한 평형 DQDB의 동작 순서를 정리하면,

1. 위 그림 2의 MAC 구조에서 P 값을 이용한다.
 2. $CD \geq 0$ 일때도 빈 슬롯을 사용 가능. 단, $B=0, P=1$ 인 빈 슬롯
 3. 빈슬롯을 사용한 스테이션은 다음 슬롯의 $P \rightarrow 1$ 로 변환.
 4. 동작 중인 스테이션의 CD 값을 RQ에 더하고 유힬상태로 간다.
 5. CD 값은 $B=0$ 일 때 감소하고 CD 값이 없을때는 RQ에서 1씩 감소시킨다.
 6. 다른 동작은 표준 DQDB와 동일하게 동작한다.
- 이는 DQDB의 단순성을 이용한 프로토콜이다.

예를 들어, 노드가 5개인 DQDB 네트워크에서 제안한 평형 DQDB 동작을 그림으로 나타내면 그림 5와 같다. 5, 2, 3번째 노드에서 차례로 리퀘스트를 발생한 경우에 표준 DQDB에서는 5, 2, 3순으로 빈 슬롯을 사용하지만, 제안한 방법에서는 하위 노드에서부터 2, 3, 5순으로 빈 슬롯을 사용하여 세그먼트를 전송하므로써 표준 DQDB에서 동작과 다른 순서로 노드의 세그먼트를 처리한다. 리퀘스트를 요구할 때는 표준 DQDB의 동작과 동일하며, 세그먼트 전송 기회는 빈 슬롯이 지나가는 방향의 첫 CD 계수기 값이 0보다 크거나 같은 노드에서 빈 슬롯을 사용하며 그




그림 5. 제안한 DQDB 액세스 프로토콜에 전송

노드의 CD 계수기 값을 RQ 계수기 값에 더하여 그림 5(바)에서와 같이 두번째 노드의 RQ = 2를 갖는다. 이후에 두번째 도착하는 빈 슬롯의 P비트를 0에서 1로 변환시킨후, 유휴 상태나 카운트다운 상태로 전이한다. 리퀘스트 신호가 동적으로 발생한다하여도 빈 슬롯을 사용한 이후의 노드에게 빈 슬롯을 사용할 기회가 주어지기 때문에 대역폭 평형을 이룰 수가 있다.

IV. 수식적 분석

비지 슬롯이 각 노드에 일정하게 분포하는 경우를 해석하기 위하여 Wen Jing 등¹⁶⁾에서 제시한 DQDB 분석 모델을 고려한다.

4.1 VRQ_CTR의 기대값 계산

제한한 프로토콜을 해석하기 위하여 그는 각 노드를 나타내며 $E[F_i(1)]$ 은 노드 i에 메시지가 도착할 때 VRQ_CTR(Virtual ReQuest CounTeR)의 기대치라고 하자. 여기서 VRQ_CTR은 스테이션이 동작상태일 때는 CD 계수기의 값과 같지만 유휴상태일 경우에는 RQ 계수기 값과 같다. 정상상태에서 VRQ_CTR 값을 알면 대기시간을 예측할 수 있다. 이를 위해 다음을 가정한다. α_i 는 비스 A상의 슬롯이 비지인 확률이라 하고, τ_i 는 비스 B상의 슬롯이 리퀘스트를 포함할 확률이라 하자. 이때, 처리율은 $\rho_i = \tau_i / (1 - \alpha_i)$ 로 나타낼 수 있고, 시스템의 안정조건 $\alpha_i + \tau_i < 1$ 을 만족한다고 하자.

또한, 전체 리퀘스트 발생확률은 포아송분포를 갖는 도착률 λ 로 할 때, λ_i 는 동작 스테이션에서 유휴수기 동안 메시지 도착 확률이다. 동작 노드에서 1은 메시지 길이이며 메시지 도착의 VRQ_CTR 값을 $F_i(1)$ 이라 하고 이의 평균값을 $E[F_i(1)]$ 이라 하면, $\lambda_i \rightarrow \alpha$ 일 때

$$\lim E[F_i(1)] = \rho_i / (1 - \rho_i) = \tau_i / (1 - \alpha_i - \tau_i) \quad (1)$$

이므로, F_i 은 메시지 길이에 무관하다. $\lambda_i \rightarrow \alpha$ 일 때 노드 i는 마지막 메시지의 전송 후 즉시 메시지 도착을 갖는다. 이와 반대로 $\lambda_i \rightarrow 0$ 일 때 노드는 긴 유휴상태를 의미한다.

노드 i에 메시지가 도착할 때 VRQ_CTR의 기대치 $E[F_i(1)]$ 을 다음과 같이 나타내기로 하자.

$$E[F_i(1)] = \sum_{k=0}^{\infty} k \Phi_i(1, k) \quad (2)$$

여기서 $\Phi_i(1, k)$ 는 메시지가 i 스테이션에 도착할 때 VRQ_CTR = k일 확률이다. VRQ_CTR 값의 수열은 마코프 체인을 형성한다. $\Phi_i(1, k)$ 의 값은 VRQ_CTR 마코프 체인의 정상상태 분석을 사용하여 구한다.

$P_i = [P_{i,0}, P_{i,1}, P_{i,2}, \dots]$ 는 노드 i에서 임의의 슬롯에 VRQ_CTR값의 정상상태 확률 벡터를 나타낸다고 하자. 마코프 체인을 위한 상태 전송도를 그림 6에 나타내었다.




그림 6. 마코프 체인 상태 전송도

여기서 $\delta_i = \alpha_i \tau_i$ 이고, $\epsilon_i = (1 - \alpha_i) (1 - \tau_i)$ 이다. 체인의 정상상태 확률을 풀기 위하여 i번째 스테이션에서 VRQ_CTR이 k값을 갖을 확률을 구하여 보면

$$P_{i,0} = \frac{1 - \alpha_i - \tau_i}{1 - \alpha_i}$$

$$P_{i,k} = \begin{cases} \tau_i P_{i,0} & ; k=1일 때 \\ \delta_i P_{i,k-1} & ; k>1일 때 \end{cases} \quad (3)$$

X_i 를 노드 i에서 VRQ_CTR의 정상상태 평균값이라 하면

$$E[X_i] = \sum_{k=0}^{\infty} k P_{i,k} = \frac{\tau_i (1 - \tau_i)}{1 - \alpha_i - \tau_i} \quad (4)$$

와 같이 나타낼 수 있다.

4.2 VRQ의 정상상태 평균값 분포

기존의 DQDB에서 문제점은 스테이션 i에 따라 상위 노드로 갈수록 비스상에 비지 비트를 포함할 확률 α_i 가 크게 증가하여 지수함수에 가까운 분포를 나타

표 1. α_i 와 k값에 따른 평균기대치

$\alpha_i \backslash k$	0	2	4	6	8	10	12	14	16	18	20	22	24
0.04	.010	.163	.102	.064	.040	.025	.016	.010	.006	.004	.002	.002	.001
0.12	.011	.079	.066	.055	.046	.038	.032	.026	.022	.018	.015	.013	.011
0.20	.013	.055	.049	.043	.038	.034	.030	.027	.023	.021	.018	.016	.014
0.28	.014	.045	.041	.037	.034	.030	.028	.025	.023	.021	.019	.017	.015
0.36	.016	.040	.037	.034	.031	.028	.026	.024	.022	.020	.018	.017	.015
0.44	.018	.037	.035	.032	.029	.027	.025	.023	.021	.020	.018	.017	.015
0.52	.021	.037	.034	.032	.029	.027	.025	.023	.021	.020	.018	.017	.015
0.60	.025	.038	.035	.032	.030	.027	.025	.023	.021	.020	.018	.017	.015
0.68	.031	.042	.038	.035	.032	.029	.026	.024	.022	.020	.018	.017	.015
0.76	.042	.049	.044	.039	.035	.031	.028	.025	.023	.020	.018	.016	.014
0.84	.063	.064	.055	.047	.040	.035	.030	.026	.022	.019	.016	.014	.012
0.92	.125	.102	.076	.057	.043	.032	.024	.018	.014	.010	.008	.006	.004

낸다. 그러나 만일 상위 노드로 갈수록 버스 상에 빈 슬롯을 포함할 확률이 선형에 접근하여 증가하게 된다면, 모든 노드가 전송의 기회를 균등하게 갖을 수 있을 것이다. α_i 의 변화가 선형적으로 증가하는 이상적인 경우를 고려하여 이에 따른 각 스테이션에서 임의의 k값을 갖을 확률을 표 1에 나타내었다. 표 1에서 몇 가지의 α_i 값을 선택하여 VRQ_CTR 값이 k의 값을 갖일 확률 $P_{i,k}$ 에 변화를 그림 7에 나타내었다. 이때 α_i 값은 상위 노드일 경우 비례적으로 큰 값을 나타내며 하위 노드에서는 작은 값을 갖게 된다. 그림 7에서 α_i 값이 높을 경우 상위 노드에서 리퀘스트를 발생할 확률이 낮으므로 낮은 k값을 갖을 확률이 높다. 즉, α_i 값이 0.96일 경우(x로 표시) VRQ_CTR 값이 낮은 값을 갖을 확률이 높으며, 이는 RQ 계수기나 CD 계수기의 값이 작음을 의미하며, 이 상태는 상위 노드에서 많이 나타날 것이다. 실제로는 발생하기 어려운 경우지만, α_i 값이 0.00일 경우(*로 표시) VRQ_CTR 값이 어떤 값을 갖을 확률이 낮게 나타나는 것은 RQ 계수기나 CD 계수기의 값이 매우 작음을 의미하며, 이 상태는 하위 노드에서 많이 나타날 것이다. 따라서 하위 노드에서는 전송할 세그먼트가 있을 경우 버스 상의 빈 슬롯이 지나가는 즉시 전송이 가능함을 알 수 있다.

그림 8에서는 각 노드 i에서 α_i 값이 선형함수 분포와 지수함수 분포일때 VRQ_CTR의 정상 상태 평균 값을 그래프로 나타내었다. 여기서 k는 그림에서 가정한 최대 노드 수(k=24)이고, j는 i번째 노드를 나타낸다. α_i 값이 전체 노드에서 일정하게 증가하는 선




그림 7. 임의의 스테이션에서 VRQ_CTR(k) 값에 따른 확률 $P_{i,k}$




그림 8. α_i 가 선형 분포와 지수함수 분포일 때 각 노드에서 VRQ_CTR의 정상상태 평균값 $E[X_i]$

형함수 분포일 경우(*로 표시) 다른 분포에서 보다 대칭 형태로 분포한다. *로 표시된 그래프에서 양 끝단의 노드에 기대 값을 갖을 확률이 높은 이유는 상위 노드에서의 리퀘스트의 수가 많이 발생하여 하위 노드에서는 빈 슬롯을 양보하고 상위 노드에서는 버스 상에 빈 슬롯이 적게 지나가므로 VRQ_CTR의 정상 상태 평균값이 임의의 값을 갖을 확률이 높게 나타난다. 즉, 그래프로는 중앙의 노드에서 버스상을 지나가는 빈 슬롯을 가장 많이 사용할 것 같지만, 상위 노드에서 하위 노드로 리퀘스트를 요구하고 하위노드에서부터 상위노드로 빈 슬롯이 지나가기 때문에 중앙의 노드에서는 RQ 계수기나 CD계수기의 값이 비슷한 값을 갖는다. 그러나, 하위노드에서는 동작 상태일 때 CD 계수기로 값을 주는 RQ 계수기의 값이 높게 나타나고, 상위노드에서는 버스상에 지나가는 빈

슬롯의 수가 적기 때문에 RQ 계수기나 CD 계수기의 값이 감소할 기회가 적기 때문에 VRQ CTR의 정상상태평균값이 임의의 값을 갖을 확률이 높게 나타난다. 따라서, VRQ CTR의 정상상태평균값이 임의의 값을 갖을 확률이 높게 나타난 하위노드에서는 비스상을 지나는 빈 슬롯을 양보하고 상위노드에서는 하위 노드에서와 같은 확률로 비스상의 빈 슬롯을 사용할 수 있다. 이에 비하여, α_i 값이 $1 - \text{EXP}(-0.2 * j)$ 일 지수함수 분포로 변화한 경우(#로 표시)에 VRQ CTR의 정상상태평균값이 노드 4에서 가장 낮은 확률을 나타낸다. 이는 RQ 계수기 값이 높아야 할 4번째 노드에서 전송할 세그먼트가 있다면 빈슬롯을 사용할 확률이 높음을 나타내며, 상위노드에서는 대기시간이 길어진다.

일반적으로, 모든 노드에서 α_i 가 일정할 수는 없다. i번째 노드에서 비지 비트를 포함할 확률 α_i 의 값이 클수록 하위 노드에서 빈 슬롯이 사용된 수가 많은 경우이며, 이때 상위 노드에서 전송 요구가 많아지기 때문에 k의 값이 커지므로 정상 상태 평균값 $E\{X_k\}$ 가 큰 값의 분포를 나타낸다. 슬롯이 비지일 확률 α_i 가 지수함수 분포에 비교하여 선형으로 증가하는 이상적인 경우 즉, α_i 가 직선으로 분포한 경우에 각 노드에서의 정상 상태 평균값은 균형있는 대칭적 분포를 나타내어 빈 슬롯을 사용할 확률이 균등하게 배분된다. 따라서 각 노드에서 α_i 가 선형함수 분포인 경우 전체 시스템의 효율을 높일 수 있다.

V. 시뮬레이션 결과 및 고찰

앞 장에서 설명한 이상적인 경우는 아닐지라도 제안한 방법과 DQDB에서 빈 슬롯이 사용된 수 등을 시뮬레이션을 통하여 비교 설명한다.

우선권은 고려하지 않았고, 세가지 프로토콜에 동일하게 불규칙한 리퀘스트 발생 및 이미 리퀘스트를 발생한 노드에 대하여는 슬롯 요구를 할 수 없게 하였다. 불규칙하게 리퀘스트를 발생하는 노드의 순서는 세 프로토콜에서 동일하게 가정하였지만, 표준 DQDB, BWB 및 제안한 평형 DQDB 프로토콜에서 발생 시기는 불규칙하게 임의로 발생하도록 하고 정상상태와 과부하 상태를 가정하여 C언어로 시뮬레이션 하였다. 한정된 조건에서의 시뮬레이션이었지만, 각 노드 상에 처리율이나 이용율을 확인한 결과 그림 11에서와 같이 표준 DQDB나 BWB 구조보다 우수한 결과를 확인하였다. 그림에서 %는 각 노드에서 요구

하는 리퀘스트의 전체 발생 횟수를 나타내고, o는 표준 DQDB에서의 빈 슬롯 사용 횟수를, *는 BWB 구조에서의 빈 슬롯이 사용된 수를 나타내며, #는 제안한 평형 DQDB에서의 빈 슬롯이 사용된 수를 나타낸다. 그림 11에서 제안한 방법이 상위 노드에서 세그먼트의 처리된 수가 리퀘스트 발생 수 보다 적게 나타나지만, 다른 방법에 비하여 슬롯의 손실이 적으며 각 노드에서 리퀘스트의 발생된 수에 가장 근접함을 알 수 있다. 제안한 방법과 표준 DQDB와의 하위 노드의 각 노드에서 사용된 수의 차이가 큰 것은 조건에서 각 노드의 기준에 리퀘스트가 처리되기 전에는 동일 노드에서 발생하는 다음 리퀘스트를 무시하도록 하였기 때문이다.

그림 12은 정상 상태에서의 각 노드에서의 처리율을 나타내었다. 그림 12은 #에서 나타낸 표준 DQDB의 처리율 결과와 유사하게 상위 노드에서 처리율이 높게 나타나며 BWB 구조의 경우 약 0.06 정도의 처리율을 나타내어 공정성을 이루지만, 전체적인 처리율 감소로 메시지 지연을 나타낸다. 제안한 평형 DQDB는 상위 노드에서 표준 DQDB 보다 낮은 처리율을 나타내지만, 전체 노드의 70~80% 정도에서 높은 처리율을 나타냈다. 이는 제안한 평형 DQDB 방법이 하위 노드에서부터 전송 요구를 하는 노드가 순차적으로 빈 슬롯을 사용하기 때문에 하위 노드에서의 처리율이 높게 나타나며, 표준 DQDB 방법에서는 상위노드로 전송기회를 양보하기 때문에 상위 노드에서의 전송기회가 높게 나타난다. 또한, BWB 구조는 대역폭 배분의 불균형을 개선할 수 있지만, 기본적인 구조상 조건에 따라 크게 영향 받으며 메시지 지연의 문제가 나타난다. 따라서, 제안한 평형 DQDB는 처리율을 수식적으로 구하는 $\rho_i = \tau_i / (1 - \alpha_i)$ 의 α_i 값이 선형 함수 분포를 갖을 때 계산 결과와 같이 상위 노드에서 처




그림 11. 각 노드에서의 리퀘스트 수와 빈 슬롯이 사용된 수




그림.12. 정상 상태에서 각 노드의 활용도

리율이 급격히 감소하지만, 70-80% 정도의 노드에서 일정한 처리율이 나타내어 시스템 전체의 빈 슬롯 사용 기회를 높일 수 있다.

VI. 결 론


본 연구에서는 MAC 프로토콜의 P비트를 이용한 새로운 프로토콜을 제안하여 균등 배분 문제를 고려하였다. 각 스테이션에서 표준 DQDB보다 일정한 처리율을 얻을 수 있으며, 각 스테이션이 전송을 위한 균등한 기회를 갖는다. 또한, 위치에 따라 각 노드가 빈 슬롯을 차례대로 이용할 수 있기 때문에 표준 DQDB보다 각 노드에서의 슬롯 사용율이 높아져 전체 시스템에 효율을 높일 수 있다.

하지만, 어떤 의미에서는 모든 스테이션에 동일한 기회를 주는 것만으로 정확한 균등이 이루어졌다고는 볼 수 없다. 각 스테이션이 대기 시간을 일정하게 하여 먼저 도착한 데이터에 대하여 먼저 처리할 수

있는, 그리고 주요 메시지에 대하여 우선권을 부여한 프로토콜이 바람직하지만, 프로토콜의 복잡성과 처리시간이 길어지는 문제점이 있다. 따라서 보다 간단한 방법을 이용한 새로운 방법의 계속적인 연구가 요구된다.

참 고 문 헌

1. R. M. Newman, Z. L. Budrikis, J. L. Hullett, "The QPSX Man," IEEE Communications magazines, Vol.26, No.4, pp.20-28, April 1988
2. Fred Halsall, Data Communications, Computer Networks and Open Systems, Third Edition: Addison-Wesley, pp.307-371, 1992
3. Subrata Banerjee, Biswanath Mukherjee, "Incorporating continuation-of-message information, slot reuse, and fairness in DQDB network," Computer Networks and ISDN Systems 24, pp.153-169, 1992
4. Nen-Fu Huang, Shiann-Tsong Sheu, "Solving Bandwidth and Priority Domination Problems of DQDB Metropolitan Area Networks," IEEE ICC'92, Chicago, pp.1110-1116, June 1992
5. Van P. T. Phung, Richard Breault, "On the unpredictable behavior of DQDB," Computer Networks and ISDN Systems 24, pp.145-152, 1992
6. Wen Jing, Michael Paterakis, "Applying the Single-Node DQDB Analytical Model to Network-Wide Performance Analysis," GLOBECOM '92 IEEE pp.1618-1662



柳 熙 三(Hee Sham Ryou) 정희원
 1961년 7월 5일생
 1986년 2월: 광운대학교 전자공학과 졸업(공학사)
 1988년 2월: 광운대학교 전자공학과 졸업(공학석사)
 1989년 9월~현재: 광운대학교 전자공학과 박사과정

※주관심분야: 컴퓨터네트워크, 프로토콜 공학



康 俊 吉(June Gill Kang) 정희원
 1945년 2월 15일생
 1972년 3월~1976년 3월: 광운대학교 전자공학과 전임강사
 1979년 9월~1984년 2월: 광운대학교 전자공학과 부교수
 1980년 9월~1981년 2월: 미국 MIT 전자공학과 객원연구원

1984년 3월~현재: 광운대학교 전자공학과 교수
 1992년~현재: 광운대학교 공과대학 학장