

論文 94-19-3-9

ATM 스위치 네트워크에서의 2-레벨 임계치를 갖는 셀우선순위 제어방식

正會員 朴 元 基* 正會員 韓 致 文* 正會員 崔 炯 辰**

Cell Priority Control with 2-Level Thresholds in ATM Switch Network

Won Gi Park*, Chi Moon Han*, Hyung Jin Choi** *Regular Members*

要 約

본 논문에서는 유한 크기의 출력 버퍼를 가진 ATM 스위치에서 셀 자연 요구와 셀 손실 요구를 고려한 2-레벨 임계치를 갖는 우선순위 제어 방식을 제안하였다. 본 논문에서 제안한 우선 순위 제어 방식은 유한 크기를 가진 하나의 버퍼에서 두개의 임계치를 두어 손실에 민감한 셀에 대해서는 셀손실률을 개선하고, 자연에 민감한 셀에 대해서는 셀 자연 시간을 개선하는 방법이다. 본 방식에서는 우선순위 제어 방식을 이론적으로 구하고, 수치해석을 통해 셀손실률과 평균셀지연을 구하였다. 셀의 서비스 품질 특성에 따라 두개의 임계치를 적절히 조절함으로써 셀손실률 또는 평균셀지연의 개선효과를 얻을 수 있음을 확실히 알 수 있다.

ABSTRACT

In this paper, we proposed cell priority control with 2-level thresholds, which was considered cell loss and cell delay requirement, in ATM switch with output buffer. Priority control mechanism presented in this paper improved cell loss rate for cell loss censive cell and cell delay for delay censive cell. In this mechanism cell loss rate and mean cell delay of cell priority control mechanism were obtained theoretically. The results show that cell loss rate and mean cell delay improvement become better by adjusting two thresholds according to QOS characteristics.

I. 서 론

ATM(Asynchronous Transfer Mode) 방식을 이용하는 광대역 종합정보통신망(B-ISDN)은 음성 및 데이터 통신 뿐만 아니라 정지 및 동화상 등 서로 다른 특성을 지닌 다양한 통신 서비스를 제공하는 고속 통신망이다. 이러한 통신 서비스를 효율적으로 제공하기 위해 ATM 교환기는 다양한 전송속도의 서비스들을 유연성있게 수용할 수 있고, 가변전송 비트율

*韓國電子通信研究所
Electronics And Telecommunications Research Institute
**成均館大學校 電子工學科
Dept. of Electronic Engineering, Sung Kyun Kwan Univ.
論文番號: 93183
接受日字: 1993年 9月 28日

의 트래픽들을 통계적 다중화를 함으로써 새로운 서비스를 경제적이고 효율적으로 제공할 수 있다. ATM 교환기가 지원하는 서비스로는 대화형 음성 등과 같이 셀지연 요구에 매우 민감한 반면에 어느 정도 양의 셀손실을 감수하는 서비스와 데이터와 같이 셀손실 요구에는 민감하지만 어느 정도 양의 셀지연을 감수하는 서비스로 대변할 수 있다.

B-ISDN 환경 하에서 트래픽 소스는 버스트성이 매우 높으면서 버스트성이 동적으로 변화하기 때문에 망의 혼잡을 초래할 수 있게 되어 서비스 품질을 보장하지 못하게 된다. 특히 호수락 제어에서 새로운 호의 접수를 수락하였을지라도 버스트한 트래픽의 누적으로 인해 순간적으로 서비스 품질에 영향을 가져올 수 있다.⁽¹⁾ 따라서 우선순위제어는 사용자가 트래픽 흐름에 따라 우선순위를 부여하는 기능으로서 복주상태의 망에서는 높은 우선순위 셀들을 대한 서비스 품질을 위해 낮은 우선순위의 셀들을 선택적으로 탈락시킬 수 있는 기능을 가진다.⁽²⁾

현재까지 제시된 우선순위 제어는 크게 두 가지 방식으로 나눌 수 있다. 첫번째 방법은 짧은 셀지연을 요구하는 서비스에 우선순위를 두는 시간우선순위 제어 방식이다. 시간우선순위 제어 방식으로는 HOL (Head Of Line)과 HOLPJ(HOL with Priority Jump)가 있다. 두번째 방법은 낮은 셀손실률을 요구하는 서비스에 우선순위를 두는 순신우선순위 제어 방식이며 여기에는 Push-out 방법과 PBS(Partial Buffer Sharing) 방법 등이 있다. Push-out 방식의 단점은 버퍼 크기가 큰 경우에 셀의 순서를 보장하기 위한 버퍼의 제어 방법이 복잡하다는 것이다.⁽⁴⁾ PBS 방식에서는 버퍼에 임계치 T를 할당하고 버퍼에 있는 셀의 갯수가 임계치 T보다 적을 때에는 도착하는 모든 셀들은 버퍼에 저장되며, 버퍼에 저장된 셀의 갯수가 임계치 T를 초과할 때에만 낮은 우선순위의 셀들을 기각시키고 높은 우선순위의 셀들만 버퍼에 저장한다. Push-out 방식의 성능이 PBS 방식의 성능보다 약간 좋은 것으로 나타내나 차이는 매우 극소하다.⁽⁴⁾⁻⁽⁶⁾

그리고 전송되는 셀들을 실시간 셀과 비실시간 셀들로 나누어서 시간 우선순위 제어와 손실 우선순위 제어를 복합적으로 적용한 MLT(Minimum Laxity Threshold)와 QLT(Queue Length Threshold) 등이 있다.⁽³⁾ MLT와 QLT에서는 손실 우선순위가 높은 비실시간 셀들을 반드시 전송하고, 손실 우선순위가 낮은 실시간 셀들은 도착 후 침정 타임슬롯 동안

서비스를 받지 못하면 손실로 처리하는 방식이다. QLT의 시간 우선순위 제어 방식은 실시간성의 셀들을 우선적으로 전송하되 비실시간성 셀의 갯수가 어떤 임계치 T 이상 저장될 때에는 비실시간성의 셀들을 전송하는 방법이다. MLT 방식과 QLT 방식 모두는 2개의 버퍼로 나누어 실시간성의 셀과 비실시간성의 셀을 각각 서상하여 우선순위를 제어하는 방식이다.

본 논문에서는 유한 크기의 출력 버퍼를 가진 ATM 스위치에서 셀 지연 요구와 셀 손실 요구를 고려한 2-레벨 임계치를 갖는 우선순위 제어 방식을 제안하였다. 본 논문에서 제안한 우선순위 제어 방식은 유한 크기를 가진 하나의 버퍼에서 두개의 임계치를 두어 손실에 민감한 셀에 대해서는 셀손실률을 개선하고 지연에 민감한 셀들에 대해서는 셀지연 시간을 개선시키는 방법이다. 2장에서는 우선순위의 방식의 기본 알고리즘을 설명하고, 3장에서는 우선순위 제어방식을 이론적으로 해석하고, 4장에서는 수치해석의 예를 나타내고, 본 방식의 우수성을 제시하고, 5장에서 결론을 맺는다.

II. 2-레벨 임계치를 갖는 우선순위 제어방식

본 논문에서는 그림 1과 같은 출력 버퍼형 $N \times N$ ATM 스위치를 기본으로 하여 한 출력단의 버퍼를 모색하였다. 각 출력 단위 버퍼 크기는 B이고, 한 타임슬롯에 하나의 셀만이 전송된다. 본 방식에서 고려하고 있는 서비스 등급(class)에는 셀지연에 민감한 서비스와 셀손실에 민감한 서비스의 두 종류만이




그림 1. 출력형 ATM 스위치

Fig 1. ATM Switch with output buffer

있는 것으로 가정하였다. 이러한 두 요구조건을 만족시키기 위해 셀지연에 민감한(DS : Delay-Sensitive) 셀과 셀손실에 민감한(LS : Loss-Sensitive) 셀에 대해 각각 임계치를 두어 우선순위 제어를 하는 버퍼제어 방법을 제안하고, 이러한 원리를 그림 2에 나타냈다. 본 논문에서는 이러한 우선순위 제어방식을 편의상 2-레벨 임계치를 갖는 우선순위 제어방식이라고 명명한다.




그림 2. 우선순위 방식의 버퍼 구조

Fig 2. Buffer scheme for priority control

2.1 버퍼저장 원칙

도착하는 셀을 저장할 때에는 버퍼의 중간 지점을 입력점으로 이용하여 아래와 같은 방법에 의해 저장하는 것을 원칙으로 한다.

- (1) 도착하는 셀 중 DS 셀의 버퍼의 오른쪽에 저장한다.
- (2) 도착하는 셀 중 LS 셀은 버퍼의 왼쪽에 저장한다.
- (3) LS 셀을 버퍼에 먼저 저장하고 난 후 버퍼가 비어 있으면 DS 셀을 저장한다.
- (4) LS 셀을 버퍼에 저장할 때 버퍼가 full이 되는 경우에는 바로 전 타임슬롯에서 저장된 DS 셀을 추출하고 LS 셀을 저장한다.

2.2 버퍼 서비스 원칙

버퍼에 저장된 DS 셀과 LS 셀을 서비스할 때 버퍼의 양 끝 지점을 이용하여 아래의 원칙을 따른다.

- (1) LS 셀에 대해서는 임계치 T_l 을 설정하고, DS 셀에 대해서는 임계치 T_d 를 설정한다.
- (2) 버퍼에 저장되어 있는 셀 중 LS 셀과 DS 셀의 갯수가 각각 임계치 T_l 과 T_d 를 초과하지 않을 경우 DS 셀을 우선으로 서비스한다.

- (3) 버퍼에 저장되어 있는 셀 중 LS 셀의 갯수가 임계치 T_l 을 초과하고, DS 셀의 갯수가 임계치 T_d 를 초과하지 않는 경우 LS 셀을 서비스한다.
- (4) DS 셀이 버퍼에 저장되어 있지 않고 LS 셀이 저장되어 있는 경우 LS 셀을 서비스한다.
- (5) DS 셀의 갯수와 LS 셀의 갯수가 임계치 T_l 과 T_d 를 각각 초과하는 경우 DS 셀을 서비스한다.

III. 이론적 해석

ATM 스위치의 각 입력단에 도착하는 셀은 입력부하 ρ 를 가진 Bernoulli 프로세스라고 가정하고,^{[5][6]} 입력되는 각 셀은 ATM 스위치에서 N 개의 출력단으로 균등하게 향하는 것으로 가정한다. 따라서 스위치에 있는 각 출력 버퍼의 성능은 모두 동일하므로 한 개의 출력단 버퍼에서 해석하면 된다. n 번 째 타임슬롯에서 스위치 입력단 i 에 도착한 셀이 출력단 j 로 향하는 경우에 셀 도착 프로세스를 $X_{ij}(n)$ 로 표시하며, n 번 째 타임슬롯 상에 셀이 존재하면 $X_{ij}(n)$ 는 1, 그렇지 않은 경우에는 0을 갖게 된다. 타임슬롯 n 에서 스위치 출력단 j 로 향하는 셀의 총 갯수를 $N(n)$ 이라 표기할 때 다음과 같은 식으로 표현할 수 있다.

$$N(n) = \sum_{i=1}^N X_{ij}(n) \quad (1)$$

ATM 스위치의 내부 동작속도는 입력단 속도의 N 배라고 가정하면 출력단 j 에 도착하는 batch의 크기는 N 으로 제한된다. 타임슬롯 n 에서 스위치의 특정 출력단 j 에 셀이 k 개 도착할 확률 a_k 를 정의하면 다음과 같다.

$$a_k = P_r[N(n) = k] =$$

$$\begin{cases} \binom{N}{k} \left(\frac{\rho}{N}\right)^k \left(1 - \frac{\rho}{N}\right)^{N-k} & \text{for } 0 \leq k \leq N \\ 0 & \text{otherwise} \end{cases} \quad (2)$$

타임슬롯 n 에서 출력단 j 로 향하는 DS 셀의 갯수를 $N_d(n)$ 으로 표기하고, LS 셀의 갯수를 $N_l(n)$ 으로 표기할 때 DS 셀이 도착할 확률 d_m 과 LS 셀이 도착할 확률 l_m 을 정의하면 다음과 같다.

$$d_m \equiv \Pr[N_d(n) = m] \quad (3)$$

$$l_m \equiv \Pr[N_l(n) = m] \quad (4)$$

그리고 d_m 과 l_m 을 각각 구하면 다음과 같다.

$$d_m = \begin{cases} \sum_{i=m}^N a_i \binom{i}{m} (P_d)^m (P_l)^{i-m} & \text{for } 0 \leq m \leq N \\ 0 & \text{otherwise} \end{cases} \quad (5)$$

$$l_m = \begin{cases} \sum_{i=m}^N a_i \binom{i}{m'} (P_d)^{i-m'} (P_l)^{m'} & \text{for } 0 \leq m' \leq N \\ 0 & \text{otherwise} \end{cases} \quad (6)$$

위의 식에서 P_d 는 스위치에 입력하는 셀 중에서 DS 셀의 비율을 나타내며, P_l 은 LS 셀의 비율을 나타낸다. 그리고 $Q_d(n)$ 과 $Q_l(n)$ 은 타임슬롯 n 의 종료시점에서 버퍼에 저장되어 있는 DS 셀의 갯수와 LS 셀의 갯수를 각각 나타낸다. 2장에서 설명한 우선순위 방식 알고리즘에 따라 $Q_d(n)$ 과 $Q_l(n)$ 에 대한 식을 구해보면 식(7), 식(8)과 같다.

$$\begin{aligned} \text{if } ((Q_d(n-1) = 0 \text{ and } Q_l(n-1) \neq 0) \\ \text{or } (Q_d(n-1) \leq T_d \text{ and } Q_l(n-1) > T_l)) \\ Q_l(n-1) = \min\{B, Q_l(n-1) + N_l(n)-1\} \\ \text{else} \\ Q_l(n) = \min\{B, Q_l(n-1) + N_l(n)\} \end{aligned} \quad (7)$$

$$\begin{aligned} \text{if } ((Q_d(n-1) \neq 0 \text{ and } Q_l(n-1) \leq T_l) \\ \text{or } (Q_d(n-1) > T_d \text{ and } Q_l(n-1) > T_l)) \\ Q_d(n) = \min\{B - Q_l(n), Q_d(n-1) + N_d(n)-1\} \\ \text{else} \\ Q_d(n) = \min\{B - Q_l(n), Q_d(n-1) + N_d(n)\} \end{aligned} \quad (8)$$

위의 식에서 보는 바와 같이 타임슬롯 n 에서의 시스템 상태 ($Q_d(n)$, $Q_l(n)$)는 바로 전 타임슬롯 ($n-1$)의 시스템 상태 ($Q_d(n-1)$, $Q_l(n-1)$)에 의해서 달라지기 때문에 시스템 상태 방정식을 2 차원 Markov chain 으로 구성할 수 있다. 따라서 이러한 시스템의 상태 천이 확률 $\Pi(j, t; i, s)$ 을 정의하면 다음과 같다.

$\Pi(j, t; i, s) \equiv P_r[Q_d(n)=j, Q_l(n)=t | Q_d(n-1)=i, Q_l(n-1)=s]$
식(7)과 식(8)에 상태천이 확률 $\Pi(j, t; i, s)$ 를 구하면 다음과 같다.

$$\Pi(j, t; i=0, s=0) = a_{j+t} \binom{j+t}{j} P_d^j P_l^t \quad \text{if } j+t < B$$

$$\Pi(j, t; i=0, s=0) = \sum_{k=j}^{N-t} a_{k+t} \binom{k+t}{k} P_d^k P_l^t \quad \text{if } j+t = B, j \neq 0$$

$$\Pi(j, t; i=0, s=0) =$$

$$\sum_{u=B-s}^{N-t} \sum_{k=0}^{N-u} a_{k+u} \binom{k+u}{k} P_d^k P_l^u \quad \text{if } j+t = B, j = 0$$

$$\Pi(j, t; i \neq 0, s \leq T_l) =$$

$$a_{j-i+t-s+1} \binom{j-i+t-s+1}{j-i+1} P_d^{j-i+1} P_l^{t-s} \quad \text{if } j+t < B$$

$$\Pi(j, t; i \neq 0, s \leq T_l) =$$

$$\sum_{k=T_l-i+1}^{N-t-s} a_{k+t-s} \binom{k+t-s}{k} P_d^k P_l^t \quad \text{if } j+t = B, j \neq 0$$

$$\Pi(j, t; i \neq 0, s \leq T_l) =$$

$$\sum_{u=B-s+1}^{N-t} \sum_{k=0}^{N-u} a_{k+u} \binom{k+u}{k} P_d^k P_l^u \quad \text{if } j+t = B, j = 0$$

$$\Pi(j, t; i \neq 0, s \neq 0) =$$

$$a_{j+t-s+1} \binom{j+t-s+1}{j} P_d^j P_l^{t-s+1} \quad \text{if } j+t < B$$

$$\Pi(j, t; i \neq 0, s \neq 0) =$$

$$\sum_{k=j}^{N-t-s+1} a_{k+t-s+1} \binom{k+t-s+1}{k} P_d^k P_l^{t-s+1} \quad \text{if } j+t = B, j \neq 0$$

$$\Pi(j, t; i=0, s \neq 0) =$$

$$\sum_{u=B-s+1}^{N-t} a_{k+u} \binom{k+u}{k} P_d^k P_l^u \quad \text{if } j+t = B, j = 0$$

$$\Pi(j, t; i \leq T_d, s > T_l) =$$

$$a_{j-i+t-s+1} \binom{j-i+t-s+1}{j-i} P_d^{j-i} P_l^{t-s+1} \quad \text{if } j+t < B$$

$$\Pi(j, t; i \leq T_d, s > T_l) =$$

$$\sum_{k=T_d-i+1}^{N-t-s} a_{k+t-s} \binom{k+t-s}{k} P_d^k P_l^{t-s+1} \quad \text{if } j+t = B, j \neq 0$$

$$\begin{aligned} \Pi(j, t; i \leq T_d, s \geq T_l) &= \\ \sum_{u=B-s+1}^N \sum_{k=0}^{N-u} a_{k+u} \binom{k+u}{k} P_d^k P_l^u &\quad \text{if } j+t \leq B, j=0 \\ \Pi(j, t; i \leq T_d, j \geq T_l) &= \\ a_{j-i+t-s+1} \binom{j-i+t-s+1}{j-i+1} P_d^{j-i+1} P_l^{t-s} &\quad \text{if } j+t \leq B \\ \Pi(j, t; i \geq T_d, s \geq T_l) &= \\ \sum_{k=t+1}^{N-t-s} a_{k+t-s} \binom{k+t-s}{k} P_d^k P_l^{t-s} &\quad \text{if } j+t \leq B, j \neq 0 \\ \Pi(j, t; i \geq T_d, s \geq T_l) &= \\ \sum_{u=B-s}^N \sum_{k=0}^{N-u} a_{k+u} \binom{k+u}{k} P_d^k P_l^u &\quad \text{if } j+t = B, j=0 \quad (9) \end{aligned}$$

시스템의 평형상태 분포확률 $P(j, t)$ 을 정의하면 다음과 같다.

$$P(j, t) \equiv \lim_{n \rightarrow \infty} P_n(Q_d(n)=j, Q_l(n)=t)$$

평형상태 방정식과 정규화 방정식(Normalization Equation)을 각각 나타내면 식(10)과 식(11)과 같다.

$$P(j, t) = \sum_{i=0}^B \sum_{s=0}^{B-i} \Pi(j, t; i, s) P(i, s) \quad (10)$$

$$\sum_{j=0}^B \sum_{t=0}^{B-j} P(j, t) = 1 \quad (11)$$

식(9), 식(10)과 식(11)을 이용하여 평형상태 분포확률인 $P(j, t)$ 를 구할 수 있다. 그리고 이렇게 구한 $P(j, t)$ 를 이용하여 평형상태에서 DS 셀의 버퍼 점유 분포확률인 $P_d(j)$ 와 LS 셀의 버퍼 점유 분포확률인 $P_l(t)$ 를 다음과 같은 식으로 구할 수 있다.

$$P_d(j) = \sum_{t=0}^{B-j} P(j, t) \quad (12)$$

$$P_l(t) = \sum_{j=0}^{B-t} P(j, t) \quad (13)$$

그리고 $P_d(j)$, $P_l(t)$ 를 이용하여 버퍼에 저장된 DS 셀의 평균 갯수 \bar{Q}_d 을 구하면 다음과 같다.

$$\bar{Q}_d = \sum_{j=1}^B j P_d(j) \quad (14)$$

$$\bar{Q}_l = \sum_{t=1}^B t P_l(t) \quad (15)$$

다음에는 이상의 식을 이용하여 셀손실률과 셀지연시간을 해석한다.

DS 셀이 손실되는 셀의 갯수는 버퍼의 over-flow로 인해 손실된 셀의 갯수와 LS 셀에 의해 추출된 셀의 갯수로 나누어진다. 버퍼에 DS 셀이 j 개 있고, LS 셀이 t 개 들어있을 때 k 개의 셀이 도착한다. 이때 도착한 셀 중에 DS 셀의 갯수가 u 개이고, LS 셀의 갯수가 v 개인 경우 버퍼의 over-flow로 인해 DS 셀의 손실 갯수는 $\{u - [B - (j + t - 1 + k - u)]\}^+$ 이 된다. 그리고 버퍼가 비어있는 경우에는 셀 서비스가 발생하지 않기 때문에 버퍼의 over-flow로 인해 손실된 DS 셀의 갯수는 $\{u - [B - (k - u)]\}^+$ 이 된다. 여기서 $[x]^+$ 은 $\max(0, x)$ 를 의미한다.

$B - j - t + 2 \leq v \leq N$ 의 조건을 만족하는 경우에 DS 셀이 추출된다. 이때 DS 셀이 추출되기 전 DS 셀을 서비스한 경우에 추출된 DS 셀의 갯수는 $\min(v - B + j + t - 1, j - 1)$ 이고, LS 셀을 서비스한 경우에 추출된 DS 셀의 갯수는 $\min(v - B + j + t - 1, j - 1)$ 이다. 따라서 한 타임슬롯에서 DS 셀이 손실되는 평균 갯수 L_d 는 다음과 같은 식에 의해 구할 수 있다.

$$\begin{aligned} L_d &= \sum_{t=1}^B \sum_{j=1}^{B-t} p(j, t) \left\{ \sum_{k=B-t-j+2}^N a_k \left(\sum_{u=1}^k \binom{k}{u} \right) \right. \\ &\quad \left. + p(0, 0) \left\{ \sum_{k=B+1}^N a_k \left(\sum_{u=1}^k \binom{k}{u} \right) P_d^u P_l^{k-u} (u - [B - (k - u)]^+) \right\} \right\} \\ &\quad + p(0, 1) \left\{ \sum_{k=B+1}^N a_k \left(\sum_{u=1}^k \binom{k}{u} \right) P_d^u P_l^{k-u} (u - [B - (k - u)]^+) \right\} \\ &\quad + p(1, 0) \left\{ \sum_{k=B+1}^N a_k \left(\sum_{u=1}^k \binom{k}{u} \right) P_d^u P_l^{k-u} (u - [B - (k - u)]^+) \right\} \\ &\quad + \left\{ \sum_{j=1}^{I_d} \sum_{t=I_l+1}^{N-j} P(j, t) \sum_{v=B-t-j+2}^N l_v \min(v - B + t + j - 1, j) \right\} \\ &\quad + \left\{ \sum_{j=1}^{I_d} \sum_{t=0}^{I_l} P(j, t) \sum_{v=B-t-j+2}^N l_v \min(v - B + t + j - 1, j) \right\} \\ &\quad + \left\{ \sum_{j=I_d+1}^N \sum_{t=I_l+1}^{N-j} P(j, t) \sum_{v=B-t-j+2}^N l_v \min(v - B + t - j - 1, j - 1) \right\} \quad (16) \end{aligned}$$

위의 식에서 제(1)항에서 제(4)항까지는 버퍼의 over-flow로 인한 DS 셀의 손실 갯수를 나타내고, 제(5)에서 제(7)항까지는 LS 셀에 의해 추출된 DS 셀의 손실 갯수를 나타낸다.

LS 셀의 손실 갯수는 버퍼의 over-flow로 인한 요소 밖에 없다. 한 예로 LS 셀이 버퍼에 t 개 들어 있을 때 LS 셀이 k 개 도착한다고 가정한다. 이때 LS 셀이 서비스된 경우에 LS 셀의 손실 갯수는 $(k-B+t-1)$ 이 되며, DS 셀이 서비스된 경우에는 $(k-B+t)$ 이 된다. 따라서 한 타임슬롯에서 손실되는 LS 셀의 평균 갯수는 다음과 같다.

$$\begin{aligned} L_d &= \sum_{t=1}^B P(0, t) \sum_{k=B-t+2}^N l_k [k - (B-t+1)] \\ &+ \sum_{j=1}^{T_d} \sum_{t=T_d+1}^{B-j} P(j, t) \sum_{k=B-t+2}^N l_k [k - (B-t+1)] \\ &+ \sum_{t=0}^{T_d} \sum_{j=1}^{B-t} P(j, t) \sum_{k=B-t+1}^N l_k [k - (B-t)] \\ &+ \sum_{t=T_d+1}^B \sum_{j=T_d+1}^{B-t} P(j, t) \sum_{k=B-t+1}^N l_k [k - (B-t)] \quad (17) \end{aligned}$$

식(16)과 식(17)을 구하여 DS 셀의 손실률 P_d^{loss} 와 LS 셀의 손실률 P_l^{loss} 도 다음과 같이 구할 수 있다.

$$P_d^{loss} = \frac{L_d}{\rho P_d} \quad (18)$$

$$P_l^{loss} = \frac{L_l}{\rho P_l} \quad (19)$$

Little의 법칙에 따라 버퍼에서의 DS 셀의 평균지연 W_d 와 LS 셀의 평균지연 W_l 은 식(20), 식(21)로 표현된다.

$$W_d = \frac{\bar{Q}_d}{(1-P_d^{loss})\rho P_d} \quad (20)$$

$$W_l = \frac{\bar{Q}_l}{(1-P_l^{loss})\rho P_l} \quad (21)$$

지금까지의 모든 계산을 다음과 같은 2 차원 마트릭스 \bar{x} 를 정의하여 수행한다.

$$\bar{x}_l = [P(0, l), P(1, l), \dots, P(B-l, l)]$$

$$\bar{x} = [\bar{x}_0, \bar{x}_1, \dots, \bar{x}_B]^T$$

따라서 식(10)과 식(11)을 마트릭스 \bar{x} 형태로 표현

하면 다음과 같다.

$$\bar{T} \bar{x} = \bar{x} \quad (22)$$

$$\bar{e} \bar{x} = 1 \quad (23)$$

상태 친이 마트릭스 \bar{T} 와 마트릭스 $\bar{e} = [1, 1, \dots, 1]$ 의 디멘션 크기가 $M \times M$ 이며, 이때 $M = \frac{(B+1)(B+2)}{2}$ 이다.


위의 식(22)과 식(23)의 상태방정식을 풀기 위해 Crout factorization 방법을 사용하였다.^[8]

IV. 수치해석 및 분석

본 장에서는 $N=16$, $B=16$ 의 출력버퍼형 ATM 스위치 네트워크에서 셈 우선순위 세어방식의 특성을 셈손실률과 평균셀지연으로 평가하였다. 출력버퍼형 ATM 스위치 네트워크에서는 각 서비스 등급에 알맞는 셈손실률과 평균셀지연이 만족되어야 하므로 LS 셀은 셈손실률의 조건을, DS 셀은 셈평균지연의 조건에 부합되어야 한다. 본 논문에서 세시한 우선순위 세어방식의 수치해석 결과를 셈손실률 및 평균셀지연의 관점에서 비교 평가한다.


그림3은 ATM 스위치의 입력부하 ρ 가 0.8이고 임계치 T_d 가 2일때 임계치 T_d 의 변화에 따른 셈손실률과 평균셀지연의 특성을 나타낸 것이다. T_d 가 증가함에 따라 셈손실률의 개선효과가 뚜렷하게 좋아지는 반면에 평균셀지연의 개선효과가 떨어짐을 보여준다. 그리고 DS 셀의 비율 P_d 가 증가할수록 셈손실률과 평균셀지연의 개선효과가 모두 향상됨을 또한 보여준다. 따라서 T_d 를 T_d 보다 작은 값을 선택하였을 경우에는 평균셀지연의 개선효과보다는 셈손실률의 개선효과가 더 좋다. 이때 T_d 를 버퍼의 중간부분으로 선택하면 셈손실률과 평균셀지연의 개선효과 모두가 좋게 된다.

그림 4는 그림 3의 경우와 반대로 임계치 T_d 가 2일 때 임계치 T_d 의 변화에 따른 셈손실률과 평균셀지연의 특성을 나타낸 것이다. T_d 가 증가할수록 셈손실률의 개선효과가 떨어지는 반면에 평균셀지연의 개선효과는 증가한다. 이때 T_d 를 버퍼의 중간부분으로 선택하면 셈손실률과 평균셀지연의 개선효과 모두가 좋아진다. 그리고 그림 4는 DS 셀의 비율 P_d 가 증가할수록 셈손실률과 평균셀지연의 개선효과가 뚜렷하게 좋아짐을 보여준다.



(a) 셀손실률

(b) 평균셀지연

그림 3. T_d 의 변화에 따른 셀손실률과 평균셀지연Fig 3. Cell loss rate and mean cell delay accordig to T_d 

(a) 셀손실률


(b) 평균셀지연

그림 4. T_l 의 변화에 따른 셀손실률과 평균셀지연Fig 4. Cell loss rate and maen cell delay according to T_l


그림 3과 그림 4의 결과를 통해 T_d 이 T_l 보다 작은 경우에는 셀손실률의 개선효과가 두드러지며, T_d 가 T_l 보다 작은 경우에는 평균셀지연의 개선효과가 두드러짐을 알 수 있다. 따라서 이상에서 보는 바와 같이 셀손실률의 개선효과를 더 좋게 하기 위해서는 T_l 을

T_d 보다 작은 값을 선택하고, 평균셀지연의 개선효과를 더 좋게 하기 위해서는 T_d 를 T_l 보다 작은 값을 선택하는 것이 유리하다.


그림 5와 그림 6은 $T_d=6$, $T_l=2$ 인 경우와 $T_d=2$, $T_l=10$ 인 경우에 입력부하 ρ 가 0.8일 때 P_d 변화에 따른




(a) 셀손실률



(b) 평균셀지연

그림 5. $T_d=6$, $T_l=2$ 인 때 P_d 의 변화에 따른 셀손실률과 평균셀지연Fig. 5. Cell loss rate and mean cell delay according to P_d ($T_d=6$, $T_l=2$)

(a) 셀손실률




(b) 평균셀지연

그림 6. $T_d=2$, $T_l=10$ 인 때 P_d 의 변화에 따른 셀손실률과 평균셀지연Fig. 6. Cell loss rate and mean cell delay according to P_d ($T_d=2$, $T_l=10$)


셀손실률과 평균셀지연의 특성을 나타낸 것이다. $T_d = 6$ 이고 $T_l = 2$ 일 때 P_d 가 작은 경우(0.5 이하인 경우) 셀손실률의 개선효과는 좋아지지만 평균셀지연의 개선효과는 나빠진다. $T_d = 2$ 이고 $T_l = 10$ 인 경우에는 P_d 의 모든 값에서 셀손실률과 평균 셀지연의 개선효과가 좋으며 특히 평균셀지연의 개선효과가 두

드러짐을 알 수 있다. 따라서 이상에서 보는 바와 같이 P_d 가 작은 경우에는 T_d 를 T_l 보다 작은 값으로 설정하여 평균 셀지연의 개선효과를 얻는 것이 유리하며 P_d 가 큰 경우에는 T_l 을 T_d 보다 작은 값으로 설정하여 셀손실률을 개선효과를 얻는 것이 유리하다.


그림 7은 $T_d = 6$, $T_l = 2$ 인 경우 입력부하의 변화에




(a) 셀손실에 민감한 셀의 셀손실률



(b) 셀지연에 민감한 셀의 셀손실률



(c) 셀손실에 민감한 셀의 평균셀지연



(d) 셀지연에 민감한 셀의 평균셀지연

그림 7. 입력부하에 따른 셀손실률과 평균셀지연($T_d = 6$, $T_l = 2$ 일 때)Fig 7. Cell loss rate and mean cell delay according to input load($T_d = 6$, $T_l = 2$)

따른 셀손실률과 평균셀지연의 특성을 나타낸 것이다. 모든 입력부하에서 셀손실률의 개선효과가 P_d 와 상관없이 좋아진다. 입력부하가 작은 경우에 평균셀지연의 개선효과가 P_d 와 상관없이 전반적으로 좋아지나 입력부하가 크고 P_d 가 큰 경우에는 평균셀지연

의 개선효과가 좋지 않다. 그림 8은 $T_d=2$, $T_f=10$ 일 경우 입력부하의 변화에 따른 셀손실률과 평균셀지연의 특성을 나타낸 것이다. 입력부하에 상관없이 모든 P_d 값에서 셀손실률과 평균셀지연의 개선효과가 좋고 평균셀지연의 개선효과가 셀손실률의 개선효과




그림 8. 입력부하에 따른 셀손실률과 평균셀지연($T_d=2$, $T_f=10$ 일 때)

Fig. 8. Cell loss rate and mean cell delay according to input load($T_d=2$, $T_f=10$)

보다 상대적으로 좋다. 그림 7과 그림 8에서 다음의 결론을 얻을 수 있다. $T_d = 6$, $T_l = 2$ 인 경우에는 모든 입력부하에서 셀손실률의 개선효과가, $T_d = 6$, $T_l = 2$ 인 경우에는 평균셀지연의 개선효과가 우수하다. 입력부하가 작은 경우에는 T_d 보다 작은 T_l 값을 선택하여 셀손실률의 특성을 좋게 하며, 입력부하가 클 경우에는 T_l 보다 작은 값의 T_d 를 선택하여 평균셀지연의 특성을 좋게 하는 것이 유리하다.

이상에서 살펴본 모든 결과를 종합해 볼 때 입력하는 셀의 서비스 특성에 따라 두개의 임계치 T_d 와 T_l 을 적절히 선택함으로써 LS 셀에 대해서는 평균셀손실률의 특성을 향상시키고 DS 셀에 대해서는 평균지연의 특성을 향상시킬 수 있음을 알 수 있다. 다음은 입력하는 셀의 서비스 특성에 따라 두개의 임계치 T_d 와 T_l 을 선택하는 원칙을 나타낸 것이다.

입력 셀의 서비스 특성	선택원칙
지연에 민감한 셀의 비율이 높을 경우	임계치 T_l 을 임계치 T_d 보다 작은 값으로 선택
셀손실에 민감한 셀의 비율이 높을 경우	임계치 T_d 를 임계치 T_l 보다 작은 값으로 선택
입력부하가 작은 경우	임계치 T_l 을 임계치 T_d 보다 작은 값으로 선택
입력부하가 큰 경우	임계치 T_d 를 임계치 T_l 보다 작은 값으로 선택

V. 결 론

본 논문에서는 출력버퍼형 ATM 스위치에서 서로 다른 서비스 품질을 효율적으로 만족시키기 위해 하나의 버퍼에 두개의 임계치를 갖는 우선순위 제어방법을 제안하고, 이를 이론적으로 해석하고 특성을 평가하였다. 두개의 임계치에는 셀손실에 민감한 셀의 서비스를 제어하는 임계치 T_l 과 셀지연에 민감한 셀의 서비스를 제어하는 임계치 T_d 를 두었다. 본 논문에서 제안한 셀우선순위 제어 방식이 입력하는 셀의 서비스 특성에 따라 두개의 임계치를 적절히 선택함으로써 셀손실에 민감한 셀에 대해서는 평균셀지연의 증가를 감소하면서 셀손실률을 감소시키고, 셀지연에 민감한 셀에 대해서는 셀손실률의 증가를 감소하면서 평균셀지연을 감소시키는 효과를 얻을 수 있음을 확인하였다. 두개의 임계치를 선택하는 원칙을 요약하면 다음과 같다.

- (1) 임계치 T_l 을 임계치 T_d 보다 작은 값을 선택하면 셀손실률의 개선효과를 크게 할 수 있으며, 이 때 T_d 의 값은 버퍼의 중간부분이 적당하다.
- (2) 임계치 T_d 를 임계치 T_l 보다 작은 값을 선택하면 평균셀지연의 개선효과를 크게 할 수 있으며, 이때 임계치 T_l 의 값도 버퍼의 중간부분이 적당하다.
- (3) 입력하는 셀 중 지연에 민감한 셀의 비율인 P_d 와 입력부하 ρ 의 값에 따라 임계치 T_d 와 임계치

T_l 을 적절히 선택함으로써 셀손실률과 평균셀지연의 개선효과를 극대화할 수 있다. P_d 가 작을 경우(셀손실에 민감한 셀의 비율인 P_l 이 클 경우)에는 임계치 T_l 보다 작은 임계치 T_d 를 선택하여 평균셀지연의 개선효과를 좋게 하며, P_d 가 클 경우(P_l 이 작을 경우)에는 임계치 T_d 보다 작은 임계치 T_l 을 선택하여 셀손실률의 개선효과를 좋게 한다.

- (4) 입력부하가 낮을 경우에는 셀손실률의 개선효과가 좋아지도록 임계치 T_l 을 임계치 T_d 보다 작은 값을 선택하고, 입력부하가 클 경우에는 평균셀지연의 개선효과가 좋아지도록 임계치 T_d 를 임계치 T_l 보다 작은 값을 선택한다.

본 논문에서 제안한 셀 우선순위 제어 방식은 솔실에 민감한 셀과 셀지연에 민감한 셀을 하나의 버퍼에서 처리함으로써 버퍼의 효용성을 높였으며, 버퍼처리 방법이 간단하여 ATM 스위치 네트워크에서 쉽게 구현이 가능하다. 그리고 입력부하와 입력하는 셀 중 셀손실에 민감한 셀의 비율(또는 셀지연에 민감한 셀의 비율)을 효과적으로 감시할 수 있으며 성능이 매우 우수한 우선순위 제어 방식이 될 수 있다.

앞으로는 입력 셀의 특성을 감시하는 방법과 셀의 서비스 특성에 따라 두개의 임계치를 동적으로 설정하여 효과적으로 처리할 수 있는 방법에 대한 연구 등이다.

참 고 문 헌

1. Ohba Y., Murata M., Miyahara H., "Analysis of Interdeparture Process for Bursty Traffic in ATM Networks," IEEE J. Selected Areas Communication, 9, 3, Apr. 1991, pp.488-476.
2. H. Croner, "Comparative Performance Study of Space Priority Mechanisms for ATM Network," IEEE INFOCOM'90, Jun., 1990, pp. 1136-1143.
3. Renu Chipalkatti, James F. Kurose, Don Towsley, "Scheduling Policies for Real-Time and Non-Real-Time Traffic in Statistical Multiplexer," IEEE INFOCOM'89, 1989, pp. 774-793.
4. Hans Croner, Gerard Hebuterne, Pierre Boyer, "Priority Management in ATM Switching Nodes," IEEE J. Selected Areas in Communications, Vol.9, No.3, Apr. 1991, pp.418-427.
5. Shaikh S.Z., Schwartz M., Yamada H., "An Analysis, Control and Design of Crossbar and Banyan Based Broadband Packet Switches for Integrated Services," IEEE ICC'90, 1990, pp. 761-765.
6. Shaikh S.Z., Schwartz M., Szymanski T.H., "Performance Analysis and Design of Banyan Network Based Broadband Packet Switches for Integrated Services," IEEE GLOBECOM
- 89, pp.1154-1158.
7. Oie Y., Murata M., Miyahara H., "Effects of Speed up in Nonblocking Packet Switch," IEEE ICC'89, Jun., 1989, pp.13.4-13.4.5.
8. G.H. Golub, C.F.V. Loan, "Matrix Computations," Second Edition, The Johns Hopkins University Press, Baltimore and London, 1989.
9. David X. Chen, Jon W. Mark, "Delay and Loss Control of an Output Buffered Fast Packet Switch Supporting Integrated Services," IEEE ICC'92, 1992, pp.985-989.
10. Tien-Yu Huang, Jean-Lien Chen Wu, Jingshown Wu, "Priority Management to Improve the QOS in ATM Networks," IEICE Tr. Comm, vol. E76-B, no.3, Mar. 1993, pp. 249-257.
11. Xian Cheng, Ian F. Akyildiz, "A Finite Buffer Two Class Queue with Different Scheduling and Push Out Scheme," IEEE INFOCOM'92, pp.231-241.
12. Annie Gravey, Gerard Hebuterne, "Mixing Time and Loss Priorities in a Single Server Queue," ITC-13, 1991, pp.147-152.
13. Y.M. Lin, "Priority Queueing Strategies and Buffer Allocation Protocols for Traffic Control at an ATM Integrated Broadband Switching System," IEEE J. Selected Areas in Communications, Vol.9 No.9, Dec. 1991, pp.1524-1536.



朴 元 基(Won Gi Park) 正會員
1957년 6월 19일 생
1981년 2월 : 경북대학교 전자공학과(공학사)
1983년 2월 : 경북대학교 대학원 전자공학과(공학석사)
1992년 3월 ~ 현재 : 성균관대학교 대학원 전자공학과 박사
과정 재학 중

1983년 3월 ~ 현재 : 한국전자통신연구소 책임연구원
※주관심분야 : ATM 트래픽 제어, ATM 스위치 네트워크 분석, B-ISDN망 등



韓 致 文(Chi Moon Han) 正會員
1951년 5월 19일 생
1977년 2월 : 경북대학교 전자공학과(공학사)
1983년 8월 : 연세대학교 대학원 전자공학과(공학석사)
1987년 4월 ~ 1990년 9월 : The University of Tokyo(동경대학), 대학원(공학박사)
1977년 2월 ~ 1983년 3월 : 한국과학기술원(KIST) 연구원
1983년 4월 ~ 현재 : 한국전자통신연구소 책임연구원 교환
기술연구단 개통연구부장
※주관심분야 : ATM 스위치 네트워크 구조 및 성능, 트래픽 해석, 통신망 등



崔 峻 辰(Hyung Jin Choi) 正會員

1952年 8月 30日生

1974年 2月 : 서울대학교 전자공학

과 졸업(학사)

1976年 2月 : 한국과학기술원 전기

전자공학과 졸업(석사)

1976年 3月 ~ 1979年 7月 : 주식회사

금성사 중앙연구소 근

무(연구원)

1979年 9月 ~ 1982年 12月 : 미국 University of Southern

California 전기공학과 박사

(Ph.D)

1982年 10月 ~ 1989年 2月 : 미국 LinCom Corp. 연구원으

로 근무

1989年 3月 ~ 현재 : 성균관대학교 전자공학과 교수(부교수)

※주 관심분야: 디지털통신, 무선통신, 이동통신, 위성통신

및 동기화이론을 포함한 Modem기술 등임