

## E-면 채널여파기를 이용한 슬롯결합 H-면 T-접합형 듀플렉서의 설계 및 제작

正會員 張 龍 聖\*, 正會員 金 德 洙\*\*, 正會員 朴 漢 奎\*

Design and Fabrication of Slot-coupled H-plane T-junction Duplexers using E-plane channel filter  
Yong-Sung Jang\*, Duk-Soo Kim\*\*, Han-Kyu Park\* Regular Members

이 논문은 1994년도 연세대학교 학술연구비 지원에 의하여 연구된 것임.

### 要 約

본 논문에서는 마이크로파 대역에서 공진구조의 Q값이 크고 정밀제작이 가능한 도체스트립 삽입 도파관형 E-면 여파기를 이용하여 채널분리특성이 우수한 협대역 및 저손실의 디지털 마이크로파통신용 듀플렉서를 설계하였다. 또한, 송 수신 채널여파기를 서로 간섭없이 접속하기 위한 급전구조로는 H-면 T-접합을 이용하였고, 이때 급전부 불연속에서의 임피던스 부정합에 의한 손실특성을 개선하기 위해 채널여파기와 H-면 T-접합부 사이에 유도성 아 이리스를 삽입하고 전체 듀플렉서 구조에 대해 모드정합법에 기초한 최적화 설계로 설계정확도를 향상시켰다.

K-대역에서 설계 중심주파수  $f_{o1}=18.15\text{GHz}$ ,  $f_{o2}=19.05\text{GHz}$ 이고 대역폭 300MHz, 통과대역내 삽입손실 2dB 이하의 사양으로 듀플렉서를 설계 제작하여 실험한 결과, 설계치에 비해 중심주파수는 약 100MHz 이동되었으며, 두 채널의 통과대역내에서 삽입손실은 최대 2.96dB로 당초 설계사양의 삽입손실 2dB에 근사한 결과를 얻었다.

### ABSTRACT

In this paper, a quasi-planar microwave duplexer utilizing printed metal strip inserted E-plane filter with high Q factor and low insertion loss is designed. The duplexer has low loss, and good channel separation characteristics, which provides an opportunity to be harnessed in MDR(Microwave Digital Relay) systems. The H-plane T-junction feeder structure has been used to connect channel filters without interference. In the structure was inserted inductive irises between channel filters and H-plane T-junction to improve the loss property which is caused by the impedance mismatching at feeding discontinuities. And the optimization design based on the mode matching method improved the design accuracy.

For the experimental data, we designed and fabricated a K-band duplexer, which has the center frequencies of 18.15GHz and 19.05GHz, the bandwidth of 300MHz, and the insertion loss less than 2dB in the passband. The experiment demonstrated that the center frequency was shifted by 100MHz maximum, and the insertion loss was measured to be 2.96dB maximum. These data are pretty-well coincident with the designed specification.

\*연세대학교 전자공학과

Dept. of Electronic Engineering, Yonsei University.

\*\*동양공업전문대학 전자과

Dept. of Electronic Engineering, Dongyang Technical College

論文番號 : 94274

接受日字 : 1994年 10月 15日

I. 서 론

듀플렉서는 2개의 대역통과 여파기로 구성되며 안테나와 송수신 증폭기 사이에 위치하여 송수신 신호를 간섭없이 분리해 주는 역할을 하는 장치로서, 최근 이용 주파수 대역의 증가와 더불어 각 채널단위의 세분화된 수신기술이 요구됨에 따라 소형이며 저렴하고 채널 분리특성이 우수한 듀플렉서가 요구되고 있다.

기존의 유도성 아이리스(Inductive Iris)나 원통형 포스트 결합 공동 공진기(Post-Coupled Cavity) 구조의 여파기를 이용한 듀플렉서는 설계 제작후 튜닝의 어려움이 따르는 단점이 있으나, 준평면회로 기판 형태의 유도성 도체 스트립 삽입 여파기는 소형 정밀제작의 용이성 등 고유의 장점을 가지므로 최근 마이크로파 대역용 듀플렉서 제작에 이용하기 위한 연구가 활발하다. 준평면회로형 슬롯결합 구조의 듀플렉서는 크게 3개의 주요 구성부, 즉 E-면 도체삽입 부분, H-면 아이리스 불연속 부분, H-면 T-접합부로 나누어 생각할 수 있으며, 각 기본 구성부의 모드 산란행렬을 얻기위해서 적당한 수의 정규 고유모드로 필드를 확장시키는 모드정합 이론에 기초하여 산란특성을 계산한다. 이와 같은 모드정합이론에 기초한 설계는 듀플렉서내의 모든 불연속에서 발생되는 고차모드뿐만 아니라 삽입되는 도체 스트립의 유한한 두께도 고려하므로써 설계의 정확도를 향상시킬 수 있다. 2개의 채널 여파기를 서로 간섭없이 연결하기 위한 구조로는 H-면 T-접합을 선택하므로써 불연속 방정식에서  $TE_{mn}$  모드만을 고려하면 되므로 전자계를 포함하는 모드수가 감소되어 컴퓨터의 계산시간과 기억용량이 줄어들고 수렴속도가 향상된다.

기존의 듀플렉서 구조는 방형(Quadrature)의 하이브리드가 결합된 E-면의 이중 저역통과 및 대역통과 여파기, 공통결합 E-면 T, H-면 T, 동축급전(Coaxial probe), 또는 프로브(Probe) 결합을 주로 이용하여 왔다.<sup>(3)</sup> 하이브리드나 프로브 급전방식은 보조적인 결합구조를 필요로 하며 그에 따른 부가적인 손실 발생요인과 가격 또한 상승하는 단점을 지닌다.<sup>(3)</sup> 개방형 T-접합(Open T-junction) 도파관을 이용한 급전의 경우에는 접합부에서의 빠른 리액턴스

변화를 보상하기 어려울 수가 있다.

이러한 단점을 해결하기 위하여, E-면 채널여파기와 H-면 T-접합부 사이에 유도성 아이리스 보상소자를 삽입한 두가지 형태의 준평면구조의 듀플렉서를 설계·제작하였다.

설계방법<sup>(3,7,10)</sup>으로는 모드정합 이론을 적용한 엄밀한 해석에 기초한 설계는 이 구조에 내재된 상호보상(Mutual Compensation)의 가능성을 최대한 활용할 수 있으며, 듀플렉서 설계에 여파기의 저지대역특성을 포함시킬 수 있는 장점을 지닌다. 또한 채널 여파기가 우수한 삽입손실을 갖도록 설계되었다고 하더라도 전체적인 설계는 두 채널의 통과대역에서 동시에 15~20dB 이상의 반사손실을 갖기가 매우 어렵다. 이는 주로 T-접합에 부과되는 불연속과 채널 여파기들의 상호작용에 기인하는데, 이러한 문제를 해결하기 위해서는, 다음 2가지 접근방법이 제시되어 이용되고 있다. 첫째는 채널여파기가 듀플렉서 환경 내에서 최적화(Optimization)될 수 있도록 하는 것으로 물론 T-접합 불연속과 채널여파기간의 상호작용도 포함해야 한다.<sup>(3)</sup> 이 방법을 이용하면 최적화로 인한 비대칭 여파기 설계결과가 얻어지나 소형화 설계를 제공하고 채널여파기가 T-접합에 가능한 가깝게 위치하게 된다. 그러나 무모한 CPU 시간소모를 유발시키며 적절한 시간내에는 거의 설계를 완성할 수 없게되는 단점이 있다.

한편, 설계시간을 단축하기 위해 제시된 또 다른 방법으로는 원래의 여파기 설계를 유지하고 수치해석 방법에 부가적인 정합성분들을 보충하는 것으로, 채널여파기 응답과 T-접합의 응답이 최적화 시작점에서 단 한번에 계산되도록 하고 이 결과를 최적화 및 해석과정에 영구적으로 이용되도록 개별적으로 저장한다. 단지 정합요소들이 최적화되는 것이 필요하고 줄어든 모드 수들이 채널여파기와 T-접합 산란행렬을 연결하기 위해 사용될 수 있기 때문에 이 방법은 첫째 방법과 비교하여 계산시간을 크게 줄일 수 있는 장점이 있다. 반면, 설계된 전체길이가 다소 증가될 수 있으나 실제 이러한 길이 증대는 한 파장보다 작아서 마이크로파 대역에서는 크게 문제시 되지 않으므로 본 논문에서도 이 방법을 이용하기로 한다.<sup>(3,12)</sup>

## II. 도파관 불연속 특성해석

준평면회로 형태의 채널여파기 구조의 유도성 아이리스 보상소자를 갖는 슬롯결합 H-면 T-접합형 듀플렉서의 주요 구성요소인 유한길이의 유도성 스트립, H-면 아이리스 결합부 및 H-면 T-접합부에 대한 모드정합이론을 적용한 수치해석을 수행한다.<sup>(1,2,3)</sup>

도파관 불연속의 산란특성 해석에 있어서, 수동 마이크로파 소자의 전자파 특성을 지배하는 Maxwell 방정식으로부터 도파관 구조의 제특성 해석을 위하여 초등함수를 이용한 이론적 해석방법은 적용범위가 단순한 구조에 국한되며 응용범위가 제한된다. 반면에, 근사적인 접근방법인 수치해석 방법에는 모드정합법(Mode-Matching Method)을 비롯한 유한요소법(Finite Element Method), 유한차분법(Finite Difference Method), 경계요소법(Boundary Element Method)등이 널리 이용되고 있으나, 이들 각각의 해석이론 또한 해석하고자 하는 형상에 따라 적용에 제한이 따른다.<sup>(2,3)</sup> 이 중에서, 모드정합법은 해석구조가 경계조건을 부과할 수 있는 여러 영역으로 분할할 수 있는 경우에 특히 유용하며 각 불연속에서 고차모드의 여기(Excitation)로 인한 고차모드 상호간의 결합에 따른 영향을 고려할 수 있으므로 마이크로파 대역에서의 여파기(Filter)나 임피던스 변환기(Impedance Transformer), 듀플렉서(Duplexer), 멀티플렉서(Multiplexer)등의 도파관 응용에 널리 이용되고 있다.<sup>(2,3)</sup> 본 논문에서 다루는 불연속구조에 대한 해석을 위해서는 지금까지 제시된 여러 전파

해석이론 중에서 모드정합법이 해의 정확성은 물론 계산시간 측면에서 가장 효율적이다.<sup>(3,7,10)</sup>

먼저, 채널여파기 설계에 응용하기 위해 K-대역용 WR-42형(10.668×4.318mm) 도파관에 삽입되는 스트립의 두께( $t=0.1\text{mm}$ ) 및 길이(0.1~10mm)를 변수로 하여 18GHz~26GHz에 걸쳐 2GHz 간격으로 해석을 수행하였다. 해석과정<sup>(2,3,8,12)</sup>은 그림 1(a)에서 처럼 유한한 두께의 도체판으로 분기된 도파관 접합 A, B에서의 산란계수  $S_a, S_b$  및 영역 II에서의 전송행렬  $T$ 를 계산하고, 도체스트립의 길이  $D$ 인 유한한 폭을 형성하여 행렬  $S_a, T, S_b$ 를 결합한 복합 산란행렬  $S$ 를 구한다. 여기서, I 및 I'는 도파관의 입력 및 출력측 영역을 R은 기준면을 나타낸다. 이 결과 얻어진 반사계수의 크기 및 위상을 그림 1에 나타내었다. 여기서, 영역 I 및 영역 II에서 고려한 정상모드의 수, P는 상대수렴(Relative Convergence) 문제<sup>(2)</sup>를 고려할 때  $P=30$ 에서 오차 0.01% 미만의 충분히 정확한 결과를 얻을 수 있었다.

그림 2는 아이리스의 두께  $t=1\text{mm}$ , 길이  $l_1=l_2=2\text{mm}$ 일 때 계산한 산란특성을 보인 것이며, 그림 3은 H-면 T-접합의 산란특성을 계산한 결과이다. 그림 2 및 그림 3에서  $a=10.668\text{mm}$ 일 때이며 기본 모드 입사에 따른 기본모드의 산란특성을 나타낸다.<sup>(2,3,7,10,11)</sup>

여기서, 그림 2의 유도성 아이리스 문제의 경우는 모드수 30개를 사용하였고 그림 3의 H-면 T-접합 도파관의 산란특성 계산에서는 모드수 15개를 이용하였을 때 충분히 정확한 결과를 얻을 수 있었다.




그림 1. 유도성 스트립에 대한 반사계수의 크기 및 위상 (@  $t=0.1\text{mm}$ )

Fig. 1. Magnitude and phase of the reflection coefficient for inductive strips (@  $t=0.1\text{mm}$ )




그림 2. 유도성 아이리스의 산란특성  
Fig. 2. Scattering characteristics of inductive iris




그림 3. H-면 T-접합 도파관의 산란특성  
Fig. 3. Scattering characteristics of H-plane T-junction

### Ⅲ. 도체스트립 삽입 E-면 도파관 여파기 설계

듀플렉서의 송수신 채널여파기 설계는 회로망 합성 방법으로 여파기 설계를 선행한 후 이렇게 얻어진 여파기의 실제 치수(Size)에 대해 Full-wave 해석을 수행하여 두 결과를 비교분석하므로써 신뢰할 수 있는 설계의 정확도가 얻어지도록 한다.<sup>(5,8,13)</sup> 설계에 사용된 원형여파기는 그림 4(a)에서 보인 반파 계단형 임피던스 여파기(Half-wave Step-impedance Filter)이며, 이는 n개의 요소들을 종단 연결한 분포정수형 여파기이다. 즉 각 요소는 일반적인 여파기 설계에 있어서 공진기에 상응하며, 특성 임피던스  $Z_r (r=1, 2, \dots, n)$ 을 갖는 각 요소들은 동일 길이,  $l = \lambda_{g0} / 2$ (여기서,  $l \lambda_{g0}$ 는 중심주파수에서 선로의 관내파장)를 갖는 것으로 가정한다.

이 전송선로 구조의 전기적인 응답은 단위요소들의 임피던스에 의존하며, 선로를 따라 전파하는 전자파에 대해 단위요소들 간의 임피던스 차이는 반사파를 형성하고 이들은 적절한 조정 후에 상호간에 원하는 주파수에서 상쇄된다.

그림 4(b), (c)는 임피던스 K-인버터와 산란행렬이 불연속으로 삽입된 2가지 예를 보인 것으로 각각의

단위요소들은 단위 임피던스를 갖는 것으로 가정한다. 이 때 그림 4의 3개의 회로들이 동일한 전송특성을 갖도록 하기 위해서는 다음의 관계식이 성립해야 한다.<sup>(5)</sup>

$$(S_{11})_{r-1,r} = \frac{(K_{r-1,r})^2 - 1}{(K_{r-1,r})^2 + 1} \quad (1)$$

$$K_{r,r+1} = \sqrt{1 + (\sin[\frac{r\pi}{n}] / y)^2} / \sqrt{Z_r' Z_{r+1}'} \quad (2)$$


$$\text{단, } r = 0, 1, \dots, n$$

여기서, K는 인버터의 임피던스 값,  $S_{11}$ 은 산란행렬에서의 반사계수를 나타낸다.


$$\text{단, } y = \sinh[\frac{1}{n} \sinh^{-1} \frac{1}{h}] \quad (3)$$

$$Z_r' = \begin{cases} = 1, & \text{for } r=0, n+1 \\ = \frac{2 \sin[\frac{(2r-1)\pi}{2n}]}{y a} - \frac{a}{4y} \left| \frac{y^2 + \sin^2[\frac{r\pi}{n}]}{\sin[\frac{(2r+1)\pi}{2n}]} \right. \\ \quad \left. + \frac{y^2 + \sin^2[\frac{(r-1)\pi}{2n}]}{\sin[\frac{(2r-3)\pi}{2n}]} \right| & \text{for } r=1, 2, \dots, n \end{cases} \quad (4)$$


원형여파기의 경우, 평탄한 리플을 갖는 대역통과



(a) 반파 계단형 임피던스 여파기



(b) 등가 임피던스 인버터 회로



(c) 등가 산란행렬 회로

그림 4. 원형 여파기  
Fig. 4. Filter prototypes

응답은 전송전력이 식(5)와 같을 때,  $\theta=\pi$  근처에서 발생한다.

$$|S_{12}|^2 = \frac{1}{1+h^2 T_n^2\left(\frac{\pi \sin \theta}{\theta \alpha}\right)} \quad (5)$$

여기서,  $\theta=\pi \lambda_{g0}/\lambda_g$  이고,  $\alpha$ 는 통과대역폭을,  $h$ 는 통과대역내 리플의 크기를 나타낸다. 또한,  $n$ -차 체비셰프(Chebyshev) 다항식  $T_n(x)$ 은 다음과 같이 정의된다.

$$T_n(x) = \cosh(n \cosh^{-1} x) \quad (6)$$

단, 여파기를 설계하기전에 통과대역내의 리플(ripple), 저지대역(Stop Band)의 감쇄량, 그리고 대역폭이 설계사양으로 주어진다고 가정한다.

전체적인 여파기 설계순서는 다음과 같다. (5.8.13)

- 1) 통과대역의 두 끝 주파수에 대응되는 관내파장  $\lambda_{g1}$ ,  $\lambda_{g2}$ 를 계산하여, 이들로부터 파라미터  $\alpha$  및  $\lambda_{g0}$ (중심주파수  $f_0$ 에서의 관내파장)를 다음식으로 구한다.

$$\frac{\lambda_{g1}}{\lambda_{g0}} \sin \pi \frac{\lambda_{g0}}{\lambda_{g1}} = - \frac{\lambda_{g2}}{\lambda_{g0}} \sin \pi \frac{\lambda_{g0}}{\lambda_{g2}} = \alpha \quad (7)$$

- 2) 통과대역 리플이 최대 삽입손실  $x$ [dB]로 주어지는 경우에는 파라미터  $h$ 는 식(8)로 구해지고, 최대 VSWR로 주어질 경우는 식(9)에 의해 구해진다.


$$h = \sqrt{10^{(0.1x)} - 1} \quad (8)$$

$$h = \frac{VSWR - 1}{2\sqrt{VSWR}} \quad (9)$$

- 3) 저지대역의 감쇄사양으로부터 식(5)를 이용하여, 요구되는 최저 공진기의 수,  $n$ 을 정한다.
- 4) 계산된 파라미터  $\alpha$ ,  $h$ ,  $n$ 을 이용하여 식(1)와 식(2)~(4)까지를 대입하여 각 불연속에서 요구되는 접합 반사계수를 얻는다.

이와 같이 계산된 전기적인 파라미터는 제작을 위하여 E-면 스트립 구조의 실제 크기로 변환되어야 하며, 이를 위해 그림 5와 같은 E-면 불연속 특성을 대

표하는 산란행렬 회로망을 생각한다.




(a)E-면 스트립 구조, (b)기준면 R인 회로, (c)기준면 R'인 원형회로  
그림 5. E-면 스트립 구조와 산란행렬 회로와의 관계  
Fig. 5. Relationship between the E-plane structure and its scattering network representations

이와 같은 무손실 접합에서는 산란행렬의 전송 및 반사에너지의 합은 단위 크기를 가지며 가역정리가 성립하므로, 각 요소의 반사계수  $S_{11}$ 의 크기와 위상을 알면  $S$ 행렬은 유일하게 결정된다. 따라서 주어진 칩수의 축방향(axial) 스트립의 필드해석을 행함으로써 산란특성을 계산하거나 역으로 요구되는 반사계수를 얻기위한 스트립의 치수를 결정할 수 있다. 수치해석적인 계산에 있어서 스트립의 양 끝에서 기준면을 정의하면 반사계수는 위상각이  $\pi/2$ 와  $\pi$ 사이의 값을 갖는다. 그러나 원형여파기 회로에서는 접합 반사계수가 실수부만을 가지므로, 즉 위상각이 0 또는  $\pi$ 중 어느 하나이므로 위상차를 보상하기 위해 기준면을  $\psi = (\pi - \phi) / 2$ 로 주어지는 전기적인 길이(Electrical length)만큼 스트립폭으로 이동해야 한다. 따라서, 다음과 같은 두 과정을 추가하여 설계순서가 완결된다.

- 5) 설계과정 4)에서 요구되는 반사계수를 얻기 위해, 중심주파수  $f_0$ 에서 수치해석으로 주어지는 데이터로부터 각 불연속 접합의 스트립 폭을 결정한다.
- 6) 스트립의 폭이 일단 결정되면, 이에 대응되는 위상각이 얻어지고 이로부터 스트립사이의 간


격인 공진기 길이가 식(10)에 의해 결정된다. 여기서,  $l_r$ 은  $r$ 번째 공진기의 실제길이를,  $\theta_r$ 은 전기적인 길이를 나타낸다.

$$2\pi l_r / \lambda_{g0} = \theta_r = (\phi_{r-1,r} + \phi_{r,r+1}) / 2 \quad (10)$$



(a)

그림 6은 K-대역에서 듀플렉서 응용을 위해 설계된 여파기로서 설계치와 해석치가 모두 잘 일치함을 알 수 있다.



(b)

그림 6. K-밴드 협대역 여파기의 주파수 응답

Fig. 6. Frequency response of K-band filters with narrow bandwidth

IV. 슬롯결합 H-면 T-접합형 듀플렉서의 설계

H-면 T-접합형 공통접합에 채널 여파기를 접속할 때 문제시되는 임피던스 부정합에 의한 삽입손실을 최소화하기 위하여 여파기와 T-접합부 사이에 보상소자로서 슬롯형태의 유도성 아이리스를 삽입하고 설계 과정에 전체구조에 대한 필드해석에 기초한 최적설계를 수행한다. 이때 전체 듀플렉서 구조의 최종 산란행렬을 구하기 위하여, 모든 개개 불연속의 모드 산란행렬을 개별적으로 계산한 후 이들을 직접결합하여 전체 구조의 산란행렬을 얻는 것이 계산상의 수치적 불안정성을 피할 수 있어 보다 정확하고 편리하다.<sup>(3,7,10)</sup>

한편, 그림 7은 두 다중단자의 모드 산란행렬을 직접결합하기 위한 기법을 나타내며, 3-단자(Port) T-접합 도파관에 2-단자인 채널 여파기를 접속할 경우와 같이 다중단자 회로의 모드 산란행렬 A, B를 직접 결합하기 위한 결합식은 다음 식(11)과 같이 표현된다.<sup>(3)</sup>

$$b_k = \left\{ \sum_{i=1}^{N-1} ( \Delta_{ki} + \Delta_{kN} Y_{11} \Delta_{Ni} ) a_i \right\} + \Delta_{kN} Y_{12} \left\{ \sum_{j=2}^M B_{1j} a_{N-j+1} \right\} \quad (11-a)$$

$$b_{l, N-1} = B_{1l} \left\{ \sum_{i=1}^{N-1} ( \Delta_{Ni} + \Delta_{NN} Y_{11} \Delta_{Ni} ) a_i \right\} + \left\{ \sum_{j=2}^M ( B_{1l} \Delta_{NN} Y_{12} B_{1j} + B_{1l} ) a_{N-j+1} \right\} \quad (11-b)$$

여기서,  $k=1, 2, 3, \dots, N-1$  이고,  $l=2, 3, 4, \dots, M$  이다. 위 식은 다음과 같이 단지 한번의 역행렬 연산만을 필요로 한다.

$$Y = ( E - B_{11} \Delta_{NN} )^{-1} \quad (12)$$

듀플렉서 설계방법은 주로 반복실험에 따른 결과에 의존하거나 등가회로로 대체하여 근사적으로 설계된다. 그러나 전반적으로 우수한 성능을 얻기 위해서는 급전구조나 여파기사이의 임피던스 정합과 기본모드는 물론 고차모드 상호간의 결합효과도 고려해야 하며, 또한 도체 스트립의 두께에 따른 여파기의 성능변화도 실제 설계과정에서 포함시키는 것이 바람직하다. 모드 정합 이론을 적용한 엄밀한 해석에 기초한 설계는 이 구조에 내재된 상호보강(Mutual Compensation)의 가능성을 최대한 활용할 수 있으며, 듀플렉서 설계에 여파기의 저지대역특성을 포함시킬 수 있는 장점을 지닌다. 또한 채널 여파기가 우수한 삽입손실을 갖도록 설계되었다고 하더라도 전체적인 설계는 두 채널의 통과대역에서 동시에 15~20dB 이상의 반사손실을 갖기가 매우 어렵다. 이는 주로 T-접합에 부과되는 불

연속과 채널 여파기들의 상호작용에 기인하는데, 이러한 문제를 해결하기 위해 임피던스 정합소자로 유도성 아이리스를 삽입한다.<sup>(3)</sup>




그림 7. 두개의 단전자 모드산란행렬의 직접결합 구조  
Fig. 7. Scheme for the direct combination of the modal scattering matrices of two multiports

원래의 여파기 설계를 유지하고 수치해석 방법을 부가적인 정합성분들을 보충하는 것이며 채널여파기 응답과 T-접합의 응답이 최적화 시작점에서 단 한번에 계산되도록 하고 이 결과를 최적화 및 해석과정에 영구적으로 이용되도록 개별적으로 저장한다. 단지

정합요소들만이 최적화되는 것이 필요하고 줄어든 모드수들이 채널여파기와 T-접합 산란행렬을 연결하기 위해 사용될 수 있기 때문에 계산시간을 단축할 수 있다.<sup>(3,10,11,12)</sup>

듀플렉서 설계순서는 다음 과정에 준한다.<sup>(3)</sup>


첫째, 2개의 송수신 채널 여파기를 주어진 설계 사양에 따라 설계한다. 설계 주파수는 K-대역인 중심 주파수  $f_{01} = 18.15\text{GHz}$ 와  $f_{02} = 19.05\text{GHz}$ 에서 300MHz의 대역폭을 갖도록 설계하였다.

둘째, H-면 T-접합과 아이리슬 정합요소에 대한 모드 산란행렬을 계산하여 최적설계 단계에 이용될 수 있도록 저장한다.

셋째, 최적설계과정에 여파기와 T-접합간의 길이 및 아이리슬의 길이를 변수로하여 듀플렉서의 반사손실이 주어진 설계사양을 충족할 때까지 변화하며 해석을 수행한다.


모든 아이리슬의 공통두께가 주어졌다고 가정할 때 최종 최적화를 위한 변수들은 정합용 아이리슬의 폭과 이들 아이리슬과 T-접합간 그리고 채널 여파기까지의 거리들이며 이러한 변수들은 두 채널의 통과대역에서 최소 삽입손실을 얻기 위해 최적화된다. 각 최적화 단계에서 정합요소의 산란행렬이 계산되고 그때 채널여파기와 T-접합에 대해 미리 저장된 산란행렬과 결합한다.

최적설계는 Quasi-Newton 알고리즘에 기초한 IMSL 패키지의 ZXMIN을 이용하였다.<sup>(6,12)</sup> 그림 8은 K-대역 주파수에서 A-형 및 B-형 2가지 구조 각



(a) A-형

[  $a=10.668\text{mm}$ ,  $b=4.318\text{mm}$ ,  $t=1\text{mm}$   
Filter 1 :  $L_1=18.15\text{GHz}$ ,  $B.W=0.065$ , Filter 2 :  $L_2=19.05\text{GHz}$ ,  $B.W=0.0157$   
 $w1=6.57\text{mm}$ ,  $c1=3.02\text{mm}$ ,  $d1=7.71\text{mm}$ ,  $w2=9.23\text{mm}$ ,  $c2=3.14\text{mm}$ ,  $d2=7.51\text{mm}$  ]



(b) B-형

[  $a=10.668\text{mm}$ ,  $b=4.318\text{mm}$ ,  $t=1\text{mm}$   
Filter 1 :  $L_1=18.15\text{GHz}$ ,  $B.W=0.065$ , Filter 2 :  $L_2=19.05\text{GHz}$ ,  $B.W=0.0157$   
 $w1=9.21\text{mm}$ ,  $c1=5.06\text{mm}$ ,  $d1=3.91\text{mm}$ ,  $w2=8.93\text{mm}$ ,  $c2=4.29\text{mm}$ ,  $d2=8.24\text{mm}$ ,  
 $w3=8.76\text{mm}$ ,  $c2=3.41\text{mm}$  ]

그림 8. K-밴드 듀플렉서 설계의 주파수 응답  
Fig. 8. Frequency Response of designed K-band Duplexer

각에 대해 설계한 결과이다. 또한, A-형 및 B-형 구조의 주파수 응답을 비교하여 볼 때 2가지 구조 모두 20dB 이상의 양호한 반사손실특성을 얻을 수 있다. 아이리스 보상소자를 삽입하지 않은 경우의 주파수 응답은 H-면 T-접합과 여파기 사이의 간격이 채널여파기의 중심주파수에 대응되는 파장의 1λ 떨어진 위치에서 계산한 값이며, 이 때 두 채널 여파기의 통과대역내에서 동시에 15dB 이상의 반사손실을 얻을 수 없었으나 아이리스를 삽입함으로써 반사손실이 20dB 이상으로 약 5dB 이상 개선되었다.

한편, 통과대역내에서의 삽입손실 성능의 피크치들은 채널여파기간의 상호작용에 의한 공진효과로 볼 수 있으며, 이러한 공진효과는 높은 감쇄레벨에서 발생되므로 전체 듀플렉서 성능에 크게 영향을 주지 않는다.

### V. 실험 및 결과고찰

그림 9는 설계한 듀플렉서 중에서 A-형의 설계결과를 바탕으로 제작하여 실험결과를 설계치와 비교한 것으로, 낮은 대역의 채널여파기에 대한 주파수 응답은 설계치에 비해 중심주파수가 약 100MHz 왼쪽으로 이동하였고 통과대역내에서 삽입손실은 2.67dB, 반사손실은 14.3dB의 결과를 나타내었으며, 높은 대역의 채널여파기에 대한 주파수 응답은 설계치에 비해 중심주파수가 약 100MHz 오른쪽으로 이동하였고 통과대역내에서 삽입손실은 2.96dB, 반사손실은 13.2dB의 결과를 나타내었다. 또한, 대역의 감쇄특성은 중심주파수에서 300MHz 떨어진 지점에서 55dB 이상의 감쇄를 보여 당초 설계사양에 근사함을 확인할 수 있다.

제작시 도파관 재질은 전기전도도가 크며 가공이 용이한 알루미늄을 이용하였고, 도체 스트립은 두께 0.1mm의 동판을 사진부식법에 의해 정밀 제작하였다. 설계 및 제작한 도파관 개구면의 단면크기는 10.668mm 4.318mm이며 측정장치의 동축케이블과 도파관사이에 부착되는 어댑터(Adapter)는 주파수 범위 18GHz 20GHz에서 삽입손실 0.15dB미만의 성능을 갖는 Weinschel사의 WR-42형을 이용하였다.




그림 9. K-밴드 듀플렉서의 주파수 응답 측정결과  
Fig. 9. Results of measurement for frequency response of K-band duplexer

### VI. 결 론

마이크로파 대역에서 공진구조의 Q값이 크고 정밀 제작이 가능한 도체스트립 삽입 도파관형 H-면 여파기를 이용하여 채널분리특성이 우수한 협대역 및 저손실의 디지털 마이크로파통신용 듀플렉서를 설계하였다. 또한, 송 수신 채널여파기를 서로 간섭없이 접속하기 위한 급전구조로는 H-면 T-접합을 이용하였고, 이때 급전부 불연속에서의 임피던스 부정합에 의한 손실특성을 개선하기 위해 채널여파기와 H-면 T-접합부 사이에 유도성 아이리스를 삽입하고 전체 듀플렉서 구조에 대해 전파(Full-wave)해석으로 설계 정확도를 향상시켰다.

실제 디지털 마이크로파통신 시스템에 쓰이는 K-대역 듀플렉서를 설계 제작하여 실험한 결과 설계치에 비해 중심주파수는 약 100MHz 이동되었으며, 두 채널의 통과대역내에서 삽입손실은 최대 2.96dB로 당초 설계사양에 제시된 삽입손실 2dB미만보다는 저하된 결과를 얻었다. 이러한 설계치와 측정치간의 오차는 도파관 제작에 있어서 수반되는  $\pm 0.02 \sim \pm 0.1$  mm 정도의 제작상의 오차가 큰 영향을 미치며, 또한 도체 스트립의 폭에서도 다소의 과다부식에 따른 오차가 존재한다. 이와 같은 오차원인을 개선하기 위해, 컴퓨터 밀링머신을 이용한 정밀가공으로 제작상의 오차를 최소화하고 도파관벽의 표면 집적저항을 줄인다면, 전체 듀플렉서의 성능을 크게 향상시킬 수 있을 것으로 생각된다.

지금까지의 수치해석 및 실험결과로부터 도체스트



립 삽입 E-면 여파기와 유도성 아이리스를 보상소자로 구성된 듀플렉서 구조는 전체 통과대역에 걸쳐 저삽입 손실을 갖고 협대역 구현이 가능하며 소형 경량 제작이 용이하므로 향후 밀리미터파 대역에서 특히 많이 이용될 수 있을 것이다.

참고문헌

1. N. Marcuvitz, Waveguide Handbook, McGraw-Hill, 1951.
2. T. Itoh, Numerical Techniques for Microwave and Millimeter-Wave Passive Structures, Wiley Interscience Publication, 1989.
3. J. Uher, J. Bornemann, and U. Rosenberg, Waveguide Components for Antenna Feed Systems: Theory and CAD, Artech House, 1993.
4. F. Arndt, "Waveguide E-plane integrated-circuit diplexer," Electronics Letters, vol.21, No.14, pp.615-617, Jul. 1985.
5. Y. C. Shih, "Design of waveguide E-plane filters with all-metal inserts," IEEE Trans. Microwave Theory & Tech., vol. MTT-32, No.7, pp. 695-704, Jul. 1984.
6. Routine ZXMIN, IMSL Library Manual 4, IMSL Co., 1984.
7. T. Sieverding, Verallgemeinerte modale Streumatrix-Darstellung von Rechteckhohlleiter-Verzweigungen und damit zusammengesetzten kompakten Strukturen. Fortschritt-Berichte der VDI-Zeitschriften, Reihe 21, Nr.

- 87, 1991.
8. T. Rozzi and M. Politi, "Accurate full-band equivalent circuits of inductive posts in rectangular waveguide," IEEE Trans. Microwave Theory & Tech., vol.40, No.5, pp.1000-1007, May. 1992.
9. J. W. Bandler, "Optimization methods for computer-aided design," IEEE Trans. Microwave Theory & Tech., vol. MTT-17, No.8, pp.533-551, Aug. 1969.
10. J. Bornemann and F. Arndt, "Modal S-matrix design of optimum stepped ridged and finned waveguide transformers," IEEE Trans. Microwave Theory & Tech., vol. MTT-35, No.6, pp.561-567, Jun. 1987.
11. J. Dittloff and F. Arndt, "Rigorous field theory design of millimeter-wave E-plane integrated circuit multiplexers," IEEE Trans. Microwave Theory & Tech., vol.37, No.2, pp.340-350, Feb. 1989.
12. R. Vahldieck, J. Bornemann, F. Arndt, and D. Grauerholz, "Optimized waveguide E-plane metal insert filters for millimeter-wave applications," IEEE Trans. Microwave Theory & Tech., vol. MTT-31, No.1, pp.65-69, Jan. 1983.
13. 임재봉, 이충용, "합성방법에 의한 E-평면형 대역 통과 여파기의 정밀설계에 관한 연구," 전자공학회 논문지, 제23권 제5호, pp.616-624, 1986년 9월



張 龍 聖 (Yong Sung Jang)      정희원

1987년 2월 : 광운대학교 전자공학과 (공학사)  
 1989년 2월 : 연세대학교 대학원 전자공학과(공학석사)  
 1994년 8월 : 연세대학교 대학원 전자공학과(공학박사)

1994년 8월~현재 : 삼성전자 DATA통신사업부 무선개발실 근무



金 德 洙 (Duk Soo Kim)      정희원

1958년 7월 5일생  
 1982년 2월 : 연세대학교 전자공학과 졸업(공학사)  
 1984년 2월 : 연세대학교 대학원 전자공학과(공학석사)  
 1991년 8월~현재 : 연세대학교 대학원 전자공학과 박사과정

1984년~1989년 : 금성정보통신 연구소 연구원  
 1989년~현재 : 동양공업전문대학 전자과 조교수



朴 漢 奎(Han Kyu Park)      정회원  
1941년 6월 21일생  
1964년 2월 : 연세대학교 전기공학과  
졸업(공학사)  
1968년 2월 : 연세대학교 전기공학과  
졸업(공학석사)  
1973년 : 불란서 파리대학교(소르본느  
대학교)박사과정수료(DEA)

1975년 : 불란서 파리6대학(Ph.D)

1976년~1992년 : 연세대학교 전자공학과 교수

1992년~현 재 : 연세대학교 전파공학과 교수

1995년~현 재 : 한국통신학회 회장