

論文 95-4-4-25

N-ISDN 기본 속도 접속에 대한 시험기 설계 및 계층 1 알고리즘 구현

正會員 方 昇 哲*, 車 均 鈜*

Design of the Tester for N-ISDN Basic Rate Access And Implementation of the Algorithm for Layer 1

Seung Chul Bang*, Kyun Hyon Tchahh* Regular Members

要 約

본 논문에서는 N-ISDN S/T 사용자-망 간의 기본 속도 접속을 시험하기 위한 휴대가 가능한 시험기의 설계에 대하여 논하였으며, 설계된 시험기는 망 연결, 데이터 링크 설정, 급전 전압 및 수신 신호 측정 시험을 할 수 있다. 설계된 시험기는 기본적으로 앙블럭 또는 오버랩의 호제어 모드를 선택할 수 있는 ISDN 디지털 전화기로 동작한다.

급전전압은 계산된 신뢰구간 내의 데이터 샘플을 선택하여 측정에 사용하는 선형 특성의 통계적 알고리즘으로 측정되며, 신호 레벨 측정은 수신되는 신호에서 정(+) 펄스에서 부(-) 펄스로 전이하는 신호 성분을 검출하여 펄스 평형도 및 CCITT I.430에 주어진 출력 펄스 마스크와 비교를 위한 정(+) 펄스 레벨을 측정하는 알고리즘을 사용한다. 데이터 링크에 대한 시험은 TEI 값의 자동 할당 절차를 수행하여 동작여부를 확인한다. 그리고 망 연결 시험은 회선교환 호제어 절차를 통하여 오버랩 및 앙블럭 모드의 발신 및 촉진 여부를 확인한다.

또한 본 논문에서는 연구된 계층 1 알고리즘에 대한 컴퓨터 시뮬레이션 및 N-ISDN 망과의 실험을 통하여 실용 가능성을 확인하였다.

ABSTRACT

We design the portable tester for basic rate access of N-ISDN S/T user-network that has the testing items as following; measuring the voltage of feeding power, measuring the positive(+) pulse level and the pulse unbalance of received signal, testing the data-link establishment and the network connection. The designed tester basically operate to ISDN digital telephone that can select call-control mode either enbloc or overlap.

The designed tester measure the voltage of feeding power by an linear statistical algorithm that use a data samples within a cal-

*高麗大學校 電子工學科

Department of Electronic Engineering, Korea Univ.

論文番號 : 9562-0211

接受日字 : 1995年 2月 11日

culated confidence interval. In measuring the signal level, in the first place to detect a transient component of received signal from positive(+) pulse to negative(-), and then to measure the pulse unbalance and the level of positive(+) pulse for comparing the output pulse mask in CCITT I.430. Automatic TEI assignment procedures are used to confirm an operation of the data link. And procedures for circuit-switched calls of incoming or outgoing are used to test the network connection for enbloc and overlap mode.

Also, this paper present the results of computer simulation for researched algorithm of the Layer 1 and confirm the possibility of practical use through an experiments with N-ISDN networks.

I. 서 론

협대역 종합정보통신망(N-ISDN)의 사용자-망 접속에 대하여 CCITT에는 기본 속도 접속(basic rate access)과 일차군 속도 접속(primary rate access)을 규정하고 있으며 기본 속도 접속은 $2B+D$, 일차군 속도 접속은 $nB+D$ 의 접속능력으로 정해져 있다. 여기에서 B채널은 타이밍을 동반하는 64Kbps 채널이고 D 채널은 16Kbps 채널이며 n은 1544Kbps와 2048Kbps에 대하여 23 및 30으로 규정되어 있다. 또한 B 채널은 음성, 데이터 및 비디오등의 다양한 사용자 정보열의 전송에 사용되고 D 채널은 주로 ISDN의 회선교환을 위한 신호 정보 전달에 사용된다.⁽¹⁾

사용자-망 접속에 대한 시험기는 보편적으로 프로토콜의 규칙에 따라 메시지 및 정보요소의 논리적인 흐름을 검사하는 프로토콜 시험기, 물리적인 전송매체의 전송용량을 시험하기 위하여 설계되고 특별한 서비스를 위해 전송된 신호의 오류여부 및 프레임의 적합성이 시험되는 전송 시험기, 그리고 물리적인 전송매체에 대하여 임피던스, 신호의 연속성, 지터, 신호의 평형도 및 전기적인 부하를 시험하는 선로시험기와 같이 시험능력 및 기능으로 구분되어 있는데 이와같은 시험기들은 연구실에서 사용하기에 적합하게 개발되어져 있다. 그러나 기본 속도 및 일차군 속도 접속은 ISDN 망과 일반 가입자를 연결시키는 접속방식으로 망관리가 일반 가정과 같이 N-ISDN을 사용하는 현장에서 이루어져야 하기 때문에 망 관리 서비스에 대한 비중이 매우 크며, 이를 위한 휴대가 가능하고 저가이며 실제의 사용자-망 접속을 시험하기에 적합한 시험기의 개발이 요구된다.^(2,3,4,5,6)

일차군 속도 접속에 대한 시험절차는 CCITT G.704의 프레임 구조에 대한 전송 여부 시험으로 이미 주어져 있지만 기본 속도 접속에 대한 시험절차는 정해진 내용

이 없으며 다만 일본 및 독일의 일부 회사에서 N-ISDN S/T 인터페이스에 연결해서 급전전압 공급여부, 망과의 연결 시험 및 디지털 전화 기능을 시험하기 위한 휴대형 시험기가 개발되어 있다. 그러나 가격이 고가이고 2~3대의 시험기기를 설치하여 시험해야 하거나 N-ISDN의 프로토콜 구조 및 내용에 정통한 전문가가 이해 할 수 있는 시험 내용을 포함하고 있기 때문에 국내 ISDN 환경에서 간편하게 사용할 수 있는 휴대형 시험기의 개발이 필요하며 그에 따른 기본 속도 접속에 대한 시험절차의 연구 및 알고리즘의 연구가 필요하다. 따라서 본 논문에서는 N-ISDN의 기본 속도 접속에 대하여 CCITT ISDN 사용자-망 인터페이스 기본표준에 언급되어 있는 계층 1(물리계층), 계층 2(데이터 링크 계층), 계층 3(망 계층) 및 호제어 절차를 시험할 수 있는 휴대형 시험기의 설계에 대하여 논하였고 시험 내용으로는 저가인 휴대형 시험기의 설계 목적을 위하여 계층 1에 대한 시험은 급전전압 및 S/T점에서의 신호, 계층 2 시험은 데이터링크의 확립여부, 계층 3 및 호 제어에 대한 시험은 디지털전화 기능을 통한 망 연결 시험을 할 수 있는 시험기를 설계 제작하였으며 연구된 계층 1 시험 알고리즘에 대한 컴퓨터 시뮬레이션 및 N-ISDN 망과의 연결 시험을 통하여 실용 가능성을 확인하였다.

II. 시험기 시스템의 설계

1. 하드웨어 설계

시스템 운용에 대한 개념은 그림 1과 같이 설계된 시험기를 6P 콘넥터로 4선의 S/T점에 연결하여 망종단장치(NT)는 2선의 U점을 통하여 선로종단장치(LT)에 연결된다. 시험기는 외부 전원으로 동작시키며 NT로 부터

공급되는 급전전원은 사용되지 않는다. 그리고 NT는 상용 전원을 사용하고 단전시에는 자체 축전지로 일정 시간 동안 사용할 수 있으며 S/T점에서의 전송속도는 160Kbps(AMI 코드)이고 U점은 80Kbaud(2B1Q 부호)이며 공칭 속도는 192Kbps이다.⁽⁷⁾




그림 1. 시스템 운용에 대한 개념도

Fig. 1. Conceptual diagram of system operation

시험기 구조는 그림 2와 같이 시스템 제어 및 프로토콜 수행을 위한 P87C52FA 인텔 CPU, 프로그램 및 데이터를 저장하기 위한 64Kbyte ROM 및 32Kbyte RAM, 시험 데이터 입력을 위한 AD7569AQ ADC 및 2Kbyte BUFFER, 사용자에게 각종 내용을 표시하기 위한 LM044L LCD 및 LED, 메뉴 선택을 위한 4x4 키패드, 망과의 연결을 위한 ISDN So, 외부 PC와의 연결을 위한 V.24 인터페이스, 전원공급용 DC-DC 변환기로 구성된다.





그림 2. 시험기 하드웨어 블록도

Fig. 2. Hardware block diagram of Tester

그림 2의 ISDN S₀는 그림 3과 같이 핸드프리 마이크 구동회로(약 42dB 이득) 및 MT8992/3B 폰

(PHONE)칩으로 구성된 음성부와 ISDN S/T점에 대한 CCITT I.430을 구현한 MITEL MT8930 SNIC(subscriber network interface circuit)로 구성하였다. 폰칩은 μ -law 코덱(CODEC), 필터 및 링/톤 발생기를 내장하고 있으며, SNIC는 LAPD 프로토콜에 필요한 마이크로프로세서로 제어가 가능한 HDLC 트랜시버를 포함하고 있고 4선 평형 전송선로를 통한 250μs 동안 48 비트의 양방향 전송이 가능하도록 해준다. 그러나 SNIC는 내장된 PLL에서 클럭을 발생하여 각종 타이밍에 사용하지만 공칭 주파수가 1MHz 이상 변화가 심하여 ADC에 필요한 안정된 샘플링 클럭을 얻기 어렵기 때문에 4.096MHz VCO를 외부 클럭으로 사용하였다.⁽⁸⁾

그림 3. ISDN S₀ 하드웨어 블록도Fig. 3. Hardware block diagram of ISDN S₀

S/T점에서 2:1 트랜스를 통과한 다음에 수신된 필스 신호와 트랜스를 통과하지 않고 저항분배회로를 거친 급전(feeding power) 전압은 릴레이로 선택되어져서 평형 대 불평형 입력변환을 위한 전단 증폭기로 입력되며, 전단 증폭기로는 계측기용 저잡음 연산증폭기를 사용한다. 전단 증폭기의 출력은 ADC로 입력되며 ADC 클럭은 512KHz로 약 2 s의 변환시간을 가진다. ADC에서 변환된 이진 데이터는 BUFFER에 저장되게 하고 저장된 데이터는 CPU가 입력하여 측정을 하는데 사용할 수 있게 설계한다.

CCITT I.430에 의하면 급전 전압은 NT의 출력단에

서 40V 이고 오차는 전력이 최대로 공급(1 W) 될때 +5~+40% 이내야 하며, 제한된 전력 상태(420 mW)에서는 +5~-20% 이내야 한다. 이를 시험하기 위하여 저항회로를 사용하여 감쇠된 평형전압을 얻으며, 저항값은 공정 전압에 대하여 TE의 최대 전력상태를 만들기 위해 정해진다.

2. 소프트웨어 설계

시험기 소프트웨어는 시스템 제어부, 디지털 전화부 및 시험부로 크게 나누어지며, 시스템 제어부는 메뉴, 입출력 경로 제어, 키패드 입력, LED 및 LCD 표시, 시스템 초기화의 기능을 담당하고, 디지털 전화부는 호제어, 계층 3, 계층 2, 계층 2 관리 및 계층 1의 기능을 담당하며, 시험부는 금전전압 측정, 신호레벨 측정 및 데이터링크 확립 시험의 기능을 가지고 있다. 각각의 소프트웨어는 그림 4와 같이 주 프로그램에 의해서 제어가 되며 주 프로그램은 사용자가 선택한 메뉴에 따라서 그림 5와 같은 상태 전이를 하게된다. 그림 5에서 "IDLE"은 프로그램 변수 및 포인터, 배열의 초기값이 주어진 상태로 LCD에는 메뉴 선택을 위한 초기화면이 표시된다. "READY"는 키패드로 메뉴가 선택되어져서 디지털 전화 기능을 수행하는 "PHONE" 상태, 전화번호, B채널 선택 및 호 제어모드 등의 예치 기능을 수행하는 "PRESET" 상태, 측정한 결과를 확인하기 위한 "DISPLAY" 상태 및 측정을 위한 "TEST" 상태로 전이하기 전에 변수 및 배열을 초기화하고 필요한 키 데이터를 입력하기 위한 상태이다.




그림 4. 시험기 소프트웨어 구조
Fig. 4. Software structure of Tester




그림 5. 주 프로그램의 상태 전이도
Fig. 5. State transition diagram of main program

가. 시스템 제어부 소프트웨어

1) 시스템 초기화

CPU의 내부 레지스터 및 타이머의 초기값을 설정하고 폰칩 및 SNIC의 레지스터에 초기값을 입력하며 LCD에 초기화면을 표시한 다음에 변수, 포인터, 상수 및 배열에 대한 초기값을 설정한다.

2) 메뉴

메뉴는 톱-다운 방식으로 구성하며 인터럽트에서 읽어들인 키코드 값으로 선택되어 진다.

3) 입출력제어

시스템 버스에 연결해야 하는 입출력은 RAM 영역 주소를 할당하여 메모리 상의 변수 또는 배열과 같이 사용하고 비트 제어가 필요한 신호에 대하여는 CPU 및 폰칩의 입출력 포트에 직접 연결하여 제어하고자 하는 신호의 비트를 마스킹하여 제어한다.

4) 키패드 입력

타이머 인터럽트에서 50ms 간격으로 CPU 입력 포트로 키패드의 코드값을 읽어들여 키의 동작여부를 판단한 다음에 동작되었으면 키코드 값을 주 프로그램에서 사용되는 키코드 변수에 저장한다.

5) 인터럽트

인터럽트에는 기준 시간을 제공하기 위한 타이머, V.24 동작을 위한 직렬포트 및 디지털 비트열의 송수신을 위한 SNIC 인터럽트가 있으며 디지털 전화부와 시험부에서 공통으로 사용한다.

6) LED 및 LCD 표시

LED는 폰칩 출력 포트에 연결되어 있으며 계층 1, 2, 3, 호제어 및 오류 발생 여부를 인터럽트에서 검사하여 표시한다. LCD는 4×20자의 화면에 측정결과, 호설정 메시지, 메뉴 및 키 입력을 표시하며, 디지털 전화부와 시험부에서 공통으로 사용한다.

나. 디지털 전화부 소프트웨어

디지털 전화부는 N-ISDN의 전화서비스에 대한 기능 및 프로토콜을 시험하기 위한 것으로 디지털 전화부에 대한 소프트웨어가 원활하게 수행되기 위하여 S/T점이 정상적으로 망에 물리적으로 연결되어 있고 NT가 정상적으로 동작하는 상태라고 가정한다.⁽⁹⁾ 디지털 전화부는 그림 6과 같은 구조를 가지고 있으며⁽¹⁰⁾ 호제어는 회선교환 전화서비스에 대한 절차를 수행하고 계층 3(망 계층)은 N-ISDN 망과의 연결을, 계층 2(데이터링크 계층)는 데이터링크의 설정, 유지 및 해제를, 계층 1(물리 계층)은 물리적인 회선을 통한 전기적 신호의 전송을 행하게 된다. 계층 2 관리는 다중 데이터링크를 구별하는데 필요한 단말 종단점 식별자(TEI) 값의 할당, 검사 및 제거등의 TEI 관리를 담당한다. 여기에서 각각의 계층은 CCITT Q.931, Q.921, I.430에 주어진 SDL을 독립적인 모듈로 구성하며, 동등 계층간 프로토콜 메시지 및 특정 서비스 요구나 상태에 관한 계층간 정보를 포함한 메시지의 계층간 전달은 생성되거나 수신된 메시지를 각각의 계층에 할당된 배열의 위치에 저장한 다음에 그림 7에 주어진 관계를 가지는 요구, 표시, 응답 및 확인 프리미티브에 의해 수행되게 구성한다.^(1,11,12) 그림 7에서 서비스 액세스 점 식별자(SAPI)는 서비스 제공자가 서비스를 제공하는 지점을 나타낸다.




그림 6. 디지털 전화부의 소프트웨어 구조

Fig. 6. Software structure for digital phone module




그림 7. 프리미티브 형태의 관계

Fig. 7. Relationship of the primitive type

1) 호제어

호제어는 음성서비스를 위한 회선교환 호와 가상회선 전달서비스를 위한 패킷모드 접속을 생각할 수 있고 회선교환 호에 대하여는 착신자에 대한 정보를 보내는 방법에 따라 두가지로 구분된다. 즉 착신자에 대한 정보를 일시에 전송하는 앙블록(enblock) 및 나누어서 보내는 오버랩(overlap) 모드로 구분되고 ISDN 회선교환망은 이 두 모드를 모두 지원하기 때문에 두 모드에 대한 시험이 가능하도록 호제어 소프트웨어를 작성한다.^(1,13) 호제어 모드에 대한 선택은 "PRESET" 상태에서 미리 예치시키는 방법으로 한다. 패킷 모드 접속은 회선교환 접속 프로토콜에 의하여 접속된 B 채널을 통하여 LAPD의 변형인 LAPB를 사용하여 투명한 비트열의 데이터를 전송하기 위하여 사용하며⁽¹⁴⁾ 시험기에서는 9600 bps V.24 인터페이스를 통하여 연결된 컴퓨터를 통하여 시험이 가능하도록 한다.

2) 계층 3(망 계층)

계층 3(망 계층)은 망 접속의 설정, 유지 및 철단을 위한 절차를 수행하며 이 절차는 D 채널을 통하여 이루어진다.⁽¹⁴⁾ 계층 3에 대한 소프트웨어는 사용자측과 망측으로 나누어져 있으며 사용자와 망이 접속 제어를 위한 메시지를 주고 받으면서 CCITT Q.931에 주어진 호 상태를 전이한다. 다시 말하면 사용자와 망 사이에 데이터링크 접속이 완료된 상태, 즉 TEI를 할당 받은 상태에서 호제어 메시지를 전송하게 된다. 여기에서 메시지는 기본적으로 호제어 메시지를 구분하기 위한 프로토콜 식별자, 호를 식별하기 위한 호 참조번호의 길이와 호 참조번호, 메시지의 기능을 식별하는 메시지 종류, 메시지를 처리하는데 필요한 정보를 전송하기 위하여 사용하는 정보요소군으로 구성된다.

3) 계층 2(데이터 링크 계층)

계층 2는 D 채널을 이용하여 ISDN 사용자-망간 인터페이스를 통해 계층 3에게 매우 신뢰성 있는 데이터 링크를 제공하기 위한 LAPD 프로토콜을 사용한다. LAPD는 순서제어, 오류제어 및 흐름제어등의 기능을 수행하며 전송제어절차는 HDLC 프레임 형태를 사용하여 진행한다.⁽¹⁴⁾ 여기에서 프레임은 시작과 끝을 나타내기 위하여 사용하는 플래그, 계층 3에 데이터 링크 서비스가 제공되는 점을 나타내는 서비스 액세스점 식별자(SAPI)와 지점대 지점 데이터 링크 접속을 위한 단말 종단점 식별자(TEI)를 포함한 주소영역, 명령 또는 응답의 프레임 종류를 식별하는데 사용되며 필요에 따라 순서절차번호를 포함하는 제어영역, 계층 3 상호간의 정보 전송을 위해 사용하는 정보영역, 프레임의 손상여부를 검사하기 위해서 사용되는 프레임 검사 절차 영역으로 구성된다.

계층 2의 지점대 지점 신호 접속은 CCITT Q.921에 주어진 TEI 미할당, TEI 할당대기, TEI 설정대기, TEI 할당, 링크 설정대기, 링크 해제대기, 다중 프레임 설정 및 타이머 복원과 같은 8개의 데이터 링크 계층 상태를 기초로 이루어지며 이 계층의 엔티티는 TEI 미할당 상태에서 시작하고 흐름제어 및 데이터 전달이 이루어지는 확인 데이터 전달 요구는 다중 프레임 설정 상태에서 처리되며 TEI 값을 요구하기 위해 계층 2 관리와 상호 동작을 한다.⁽¹⁵⁾

4) 계층 1(물리 계층)

계층 1 엔티티는 데이터 링크 엔티티로 부터 전달되는 투명한 비트열을 SNIC로 출력하거나 SNIC로 부터 읽어들인 투명한 비트열을 데이터 링크 엔티티로 전달하는 기능이 주어 되며 이를 위하여 SNIC의 활성화와 비활성화를 제어하게 된다. 호가 설정된 상태에서는 "PRESET" 상태에서 예치한 대로 폰칩과 V.24 직렬 포트에 대한 B 채널을 제어하게 한다.

다. 시험부 소프트웨어

ISDN 시험부는 N-ISDN의 S/T 점에 대한 물리적 인 시험, 전송메시지 분석 및 프로토콜 시험을 간접적으로 수행할 수 있게 설계되었으며 소프트웨어 구조는 그림 8과 같다.




그림 8. 시험부 소프트웨어 구조

Fig. 8. Software structure for testing module

1) 급전 시험 알고리즘

ADC 데이터가 BUFFER를 모두 채우는데 걸리는 시간은 8ms로 짧고 CPU의 계산 시간은 느리기 때문에 적은 샘플로 신뢰성 있는 측정을 하기 위하여 통계적으로 측정하는 것이 타당하다고 생각하며, 통계적 모델로는 일반적으로 사용되는 정규분포 모델을 생각하였다.

샘플 x_i 를 N 개 선택하였을 때 평균 μ 는 식(1)과 같고 분산 σ^2 은 식(2)로 주어진다.

$$\mu = \frac{1}{N} \sum_{i=1}^N x_i \quad (1)$$

$$\sigma^2 = \frac{1}{N} \sum_{i=1}^N (x_i - \mu)^2 \quad (2)$$

그러나 실제 측정 환경에서 평균 및 분산은 불규칙하게 변화할 뿐 아니라 정확한 측정 또한

어렵기 때문에 정해진 신뢰도 γ 에 대하여 확률적으로 생각해야 한다.

정규 분포인 M 개의 독립변수 X_1, \dots, X_M 에 대한 분산의 신뢰구간과 관측된 분산 s^2 은 각각 식(3)과 식(4)에 의해 주어진다. 여기에서 $CONF[\cdot]$ 는 신뢰구간을 의미하고 \bar{X} 는 관측된 평균이며, c_1 과 c_2 는 각각 식(5)와 식(6)에 의해 결정되며, 함수 $F(c)$ 는 $M-1$ 자유도의 χ^2 -자승 분포함수이다.⁽¹⁵⁾

$$CONF\left[\frac{(M-1)}{c_2} s^2 \leq \sigma^2 \leq \frac{(M-1)}{c_1} s^2 \right] \quad (3)$$

$$s^2 = \frac{1}{(M-1)} \sum_{j=1}^M (X_j - \bar{X})^2 \quad (4)$$

$$F(c_1) = \frac{1}{2}(1 - \gamma) \quad (5)$$

$$F(c_2) = \frac{1}{2}(1 + \gamma) \quad (6)$$

그리고 샘플 x_i 의 평균에 대한 신뢰구간은 식(7)과 같이 주어지며 식(7)에서 c 는 정규분포 함수에 의해 주어진다.

$$\text{CONF} \left[\bar{X} - c \frac{\sigma}{\sqrt{M}} \leq \mu \leq \bar{X} + c \frac{\sigma}{\sqrt{M}} \right] \quad (7)$$

측정을 위하여 N 개의 샘플 x_i 에 대한 분산 σ^2 , 상한치 μ_h 및 하한치 μ_l 는 식(3) 및 식(7)에 의하여 각각 식(8), 식(9) 및 식(10)으로 구하며, 식(8)에서 k 는 분산의 신뢰구간 길이 내에서 정해질 분산값을 결정하기 위한 변수로 컴퓨터 시뮬레이션을 통하여 결정하게 된다.

$$\sigma^2 = k \cdot (M-1)s^2 \cdot \frac{c_2 - c_1}{c_1 c_2}, \quad 0 \leq k \leq 1 \quad (8)$$

$$\mu_h = \bar{X} + c \sqrt{\sigma^2/M} \quad (9)$$

$$\mu_l = \bar{X} - c \sqrt{\sigma^2/M} \quad (10)$$




그림 9. 금전전압 측정에 대한 흐름도
Fig. 9. Flow diagram for measuring of feeding-power voltage

금전전압 측정에 대한 소프트웨어 흐름도는 그림 9와 같이 측정 데이터를 M 번 입력하면서 평균값 \bar{X} 을 관측한 다음에 컴퓨터 시뮬레이션을 통하여 결정한 k 및 입력된 신뢰도 γ 에 대하여 참고문헌⁽¹⁵⁾에 주어진 c_1 , c_2 및 c 를 사용하여 식(8)의 분산 σ^2 과 식(9)의 상한치 μ_h 및 식(10)의 하한치 μ_l 를 계산한 다음에 상한치와 하한치 범위에 속하는 데이터 샘플 N 개를 선택하고 식(1)을 사용하여 평균을 계산하게 된다.

2) 신호 시험 알고리즘

S/T 점의 신호를 측정하기 위한 알고리즘은 그림 10에 주어졌으며, CCITT I.430에 주어진 신호레벨을 측정하기 위한 것으로 공칭 펄스의 진폭을 측정하는 방법을 선택하였다. CCITT I.430에서는 정(+) 펄스에 대한 공칭 진폭을 750mV로 규정하고 있고 펄스 불평형은 5% 이하로 규정되어 있다.⁽¹⁾




그림 10. 신호레벨 측정 흐름도
Fig. 10. Flow diagram for measuring of signal level

신호레벨 측정을 위하여는 우선 정(+) 펄스 및 부(-) 펄스에 대한 문턱레벨(threshold level)을 설정한 다음에 문턱레벨 이상의 신호가 입력되면 배열에 저장된 신호의 진폭들을 읽어들이는 방법으로 정(+) 펄스 및 부(-) 펄스를 검출하고 레벨을 계산하게 된다. 펄스 불평형은 식(11)을 사용하여 계산을 하며 식(11)에서 $U(n)$ 은 샘플된 펄스 진폭의 절대값이다.

$$| \sum_{pulse} U(n) - \sum_{-pulse} U(n) | \quad (11)$$

3) 데이터 링크 시험

계층 2의 D 채널을 통한 데이터 링크의 설정 여부를 시험하기 위하여 TEI 값의 자동 할당 절차를 수행한다. 이 절차는 계층 2, 계층 2 관리 및 계층 1의 기능 및 절차를 사용하며 그림 11에 주어진 흐름도에 의해 진행된다. 그림 11에서 DL은 데이터 링크를 나타낸다.




그림 11. 데이터 링크 설정 시험에 대한 흐름도

Fig. 11. Flow diagram for testing of data-link establishment

4) 망 연결 시험

망 연결 시험은 망과 단말간의 프로토콜 진행 과정에 사용되는 계층 3의 메시지, 계층 2의 명령과 응답 프레임의 흐름을 관측하기 위한 것으로 사용자에게 전송된 메시지 및 프레임의 종류를 순서에 맞게 출력하게 된다. 이 시험은 전화기능에 의해 수행이 되며 결과는 시험기의 "DISPLAY" 메뉴를 선택하여 확인하게 한다.

III. 컴퓨터 시뮬레이션 및 실험

1. 급전전압 측정에 대한 컴퓨터 시뮬레이션

급전전압 측정에 대한 시뮬레이션은 IBM PC/AT 386에서 C 언어로 작성한 프로그램으로 하였으며, 신뢰도 γ 는 95%, 관측 횟수 M은 4, 샘플 갯수 N은 2048개

의 입력 데이터 중에서 μ 과 μ_h 범위에 속하는 데이터의 갯수로 하였다. 신뢰도 95%에 대한 c_1 , c_2 및 c는 각각 0.22, 9.35 및 1.96으로 주어지며, k값에 대한 영향을 분석하기 위하여 분산 값이 $25V^2$ 인 가우시안 잡음을 인가하고 입력전압을 5~65V, k를 0.1~1.0까지 변화시키면서 측정오차를 계산한 결과를 그림 12에 나타내었다. 그림 12를 보면 k=0.5에서 입력전압에 대한 측정오차가 가장 크게 나타난다. 여기에서 가우시안 잡음은 Box-Muller 변환⁽¹⁶⁾을 사용하여 발생하였다.




그림 12. 입력전압과 k에 대한 측정 오차

Fig. 12. Measurement error for k and input voltage

그림 13은 k=0.2에서 입력전압과 가우시안 잡음에 의한 측정오차를 계산한 결과이며 일부 분산값을 제외하고는 10% 이하의 측정오차를 보이고 있다. 그림 14에는 하한치 μ_l 과 상한치 μ_h 사이에 속하는 데이터의 갯수를 도시한 것으로 27~267개 사이에 분포하고 있다.




그림 13. 입력전압과 가우시안 잡음의 분산 값에 대한 측정 오차

Fig. 13. Measurement error for input voltage and variance of gaussian noise




그림 14. 입력전압과 가우시안 잡음의 분산 값에 대한 N
Fig. 14. The value N for input voltage and variance of gaussian noise

그리고 $k=0.2$ 로 하고 분산 값이 $25V^2$ 인 가우시안 잡음을 인가한 입력전압에 대하여 측정전압을 계산한 결과는 그림 15에 주어졌으며 그림 15에서 심볼, 점선 및 “-” 선은 각각 평균, 하한치 μ_l 및 상한치 μ_h 가 된다. 그림 15를 살펴보면 시뮬레이션에 의해 측정된 전압이 입력에 대하여 선형적임을 알 수 있다.




그림 15. 입력 전압에 대한 측정 전압
Fig. 15. Measured voltage for input

2. 신호 측정에 대한 컴퓨터 시뮬레이션

신호 측정에 대한 시뮬레이션은 IBM PC/AT 386에서 C 언어로 작성한 프로그램으로 하였으며, 선로 상의 직류 성분 및 잡음에 의한 펄스 불평형의 영향을 분석하기 위하여 문턱레벨을 $0.254V$ 로 고정하고 DC 오프셋을 $-0.2\sim0.2V$, 잡음의 분산을 $0\sim0.04V^2$ 로 변화 시

키면서 시뮬레이션한 결과를 그림 16에 주어졌다. 그림 16을 보면 펄스 불평형은 $0\sim30.3\%$ 로 계산되었으며, DC 오프셋에 거의 비례하여 펄스 불평형이 변화하고 분산이 $0.0289V^2$ 근처에서 펄스 불평형이 다소 감소한다.

문턱 레벨에 의한 펄스 불평형의 변화를 분석한 것은 그림 17에 주어졌으며 그림 17에서 잡음의 분산은 $0.0289V^2$ 으로 고정하였고 DC 오프셋을 $-0.2\sim0.2V$, 문턱레벨은 $0\sim0.762V$ 로 변화시켰다. 그림 17을 살펴보면 문턱레벨을 $0.17V$ 이하로 잡으면 잡음에 의한 영향으로 펄스 불평형을 측정할 수 없음을 알 수 있고 $0.17V$ 이상에서는 약간의 변화는 있지만 DC 오프셋에 비례하여 펄스 불평형이 변화하며 $0.254V$ 에서 0.5% 로 최소가 된다.




그림 16. DC 오프셋 및 잡음의 분산에 대한 펄스 불평형
Fig. 16. The signal unbalance for DC offset and noise variance




그림 17. DC 오프셋 및 문턱 레벨에 대한 펄스 불평형
Fig. 17. The signal unbalance for DC offset and threshold level

그리고 정(+) 펄스 레벨 측정에 대한 시뮬레이션 결과는 그림 18에 주어졌으며 0.645~0.844V의 범위로 계산되었으며 잡음의 분산에 의한 변화는 있지만 DC 오프셋에 대하여 공칭 펄스 레벨을 중심으로 비례한다. 문턱 레벨에 의한 정(+) 펄스 레벨 측정의 영향을 분석하기 위하여 잡음 분산이 0.0289V²에 대하여 시뮬레이션한 결과를 그림 19에 나타냈으며 그림 19에서 정(+) 펄스는 0.291~0.877V 범위로 계산되었고 문턱 레벨이 0.17V 이상에서는 DC 오프셋에 선형적으로 비례해서 정(+) 펄스 레벨이 변화됨을 알 수 있다.



그림 18. DC 오프셋 및 잡음의 분산에 대한 정 펄스 레벨
Fig. 18. The positive pulse level for DC offset and noise variance




그림 19. DC 오프셋 및 문턱 레벨에 대한 정 펄스 레벨
Fig. 19. The positive pulse level for DC offset and threshold level

3. 실험 결과

실험을 위한 시스템은 본 논문에서 설계 제작한 시험기를 CPU 대신 MICE-IIIs 8052 ICE에 연결하고 ISDN용 NTE로는 모델 SNT-Q를 사용하여 구성하였다. 시험기와 NTE는 2m 길이의 6선 케이블로 연결하였고, 직류 전압은 0~30V 범위의 ED330 DC 쌍전원기로 공급하였으며, 측정 데이터 저장 및 시험기의 상태를 모니터하기 위해서 시험기의 V.24 직렬 포트에 IBM PC/AT 386의 직렬 포트를 연결하고 컴퓨터에는 통신 소프트웨어를 실행시켰다.

a. 급전전압 측정 실험

급전전압은 NTE의 급전전압을 차단하고 DC 전원공급기의 전압을 인가하여 실험한 결과를 그림 20에서 그림 22에 나타냈으며, 컴퓨터 시뮬레이션에서 사용한 프로그램을 크로스 컴파일러로 컴파일링하여 동일하게 사용하였고 γ 는 95%, 관측 횟수 M은 4, 입력 데이터 갯수는 2048개, 그리고 $k=0.2$ 로 한 결과이다.

그림 20과 그림 21을 살펴보면 20V 이상의 급전전압에서 10% 이하의 오차로 측정되었으며 입력전압이 작을 때에는 잡음에 의한 영향이 상대적으로 크기 때문에 주어진 신뢰도를 만족하기 위하여 선택된 분산 σ^2 을 작게하여 샘플 갯수 N이 작아지고 입력전압이 증가하면 샘플 갯수 N이 증가하여 측정오차가 0%에 가깝게 됨을 알 수 있다. 그러므로 계산 시간을 단축하기 위하여 측정 전압 범위 및 측정 오차를 정한 다음에 샘플 갯수 N에 대한 제한 값을 설정하는 것이 적당하다고 생각한다.




그림 20. 입력전압에 대한 측정된 오차 및 분산
Fig. 20. The measured error and variance for input voltage




그림 21. 입력전압에 대한 N 및 분산
Fig. 21. The variance and N for input voltage

급전되는 입력전압의 변화에 대한 시험기에서의 측정 전압에 대한 결과는 그림 22에 주어졌으며 입력에 대한 선형적인 특성을 나타내고 있다. 표 1은 NTE 모델 SNT-Q의 급전전압을 측정한 결과로 제작된 시험기의 S/T 입력에서 DC 전압계로 측정한 급전전압은 38V이며 표 1을 보면 측정 오차가 평균적으로 약 3.5%로 DC 전원공급기로 한 경우와 비슷한 결과를 나타낸다.




그림 22. 입력전압에 대한 측정전압
Fig. 22. The Measured Voltage for input

나. 신호 측정 실험

신호 측정은 제작된 시험기의 계층 1을 활성화 시켜 NTE로 부터 수신되는 INFO 신호를 검출하여 수행하며 그 결과는 그림 23에서 그림 25에 주어졌다. 그림 23은 수신된 신호를 메모리에 저장한 다음에 문턱레벨을 0~1.152V 변화시키면서 펄스 불평형(실선) 및 정(+) 펄스 레벨(점선)을 측정한 것으로 문턱레벨이

표 1. NTE 급전 시험 결과

Table 1. The result of test for NTE feeding power

횟수	평균	하한값	상한값	N	σ^2	오차[%]
1	37.11	16.35	47.80	1273	101.08	2.4
2	36.48	13.21	49.05	1122	135.02	4.0
3	37.11	15.72	48.43	1167	107.16	2.4
4	37.11	13.84	47.80	1437	117.38	2.4
5	36.48	17.61	47.17	1139	89.42	4.0
6	37.73	16.98	47.17	1350	94.38	0.7
7	37.11	10.06	47.80	1551	149.76	2.4
8	38.86	16.98	51.57	1003	123.23	-1.0
9	35.86	16.35	46.54	1087	93.83	5.7
10	36.48	17.61	47.17	1178	90.73	4.0
11	36.48	19.50	44.65	1400	64.39	4.0
12	35.85	19.50	45.91	908	69.11	5.7
13	36.48	20.75	46.54	1382	65.97	4.0
14	36.48	17.61	47.17	1026	92.62	4.0
15	35.85	18.87	46.54	886	81.59	5.7
평균	36.73	16.73	47.42	1193	98.41	3.5

0.254V 이상에서 펄스 불평형은 5% 이하가 되고 정(+) 펄스 레벨은 0.995V 이상으로 측정되었으며 문턱 레벨이 1.074V 이상이면 선택되는 신호 성분이 없어서 측정이 안된다.

그림 24와 그림 25는 문턱레벨은 0.254V로 하고 10번 시험한 결과를 나타낸 것으로 그림 24의 정(+) 펄스 신호 측정 결과는 공칭 펄스 진폭을 100%로 하여 도시한 것이며 “■”는 정(+) 펄스의 시작, “■”는 정(+) 펄스 레벨, “■”는 정(+) 펄스의 끝 부분을 나타내고 CCITT I.430에 주어진 NTE 송신부의 출력 펄스 마스크와 비교하기 위하여 시험한 것이다. 그림 24에서 평균적으로 정(+) 펄스의 시작은 -4.4%, 정(+) 펄스 레벨은




그림 23. 문턱 레벨에 대해 측정된 펄스 불평형 및 정(+) 펄스 레벨

Fig. 23. Measured positive pulse level and signal unbalance for threshold




그림 24. 측정된 정(+) 펄스 신호

Fig. 24. Measured pulse of signal

132.8%, 끝은 -93.2%로 측정되었으며, 정(+) 펄스 레벨이 CCITT I.430에 주어진 공칭 펄스 레벨 보다 높게 측정되었다. 펄스 불평형에 대한 실험 결과인 그림 25를 살펴보면 그림의 실선에 해당되는 평균이 3.6%로 CCITT I.430의 5% 이하로 측정되었다.




그림 25. 측정된 펄스 불평형
Fig. 25. Measured signal unbalance

다. 데이터링크 실험

데이터 링크 시험은 망으로부터 TEI를 자동 할당 받는 것을 시험하며 프리미티브는 설정요구(DL_설정요구)에 의한 확인(DL_설정확인)이 되면 완료되고 TEI를 입력한 다음에는 해제요구(DL_해제요구)에 대한 해제확인(DL_해제확인)에 의해 종료한다. TEI를 연속적으로 자동 할당을 받은 결과 64~71의 범위로 64 부터 1씩 증가하며 할당 받았다.

라. 망 연결 실험

망 연결 실험은 회선 호제어 절차를 통하여 오버랩 및 앙블럭 모드로의 발신 및 착신 여부를 시험하였으며 상태전이 결과는 표 2에 주어졌다. 표 2에서 착신인 경우에는 앙블럭 및 오버랩 모드에 관계 없이 동일하게 진행되었다. 이는 제작된 시험기가 망으로부터 받을 정보가 없기 때문에 디지털 전화부 소프트웨어에서 오버랩 착신인 경우에도 앙블럭 착신과 동일하게 호제어가 진행된 결과이다. 표 2에서 괄호안은 CCITT Q.931에 주어진 사용자측 호 상태를 나타낸다.

표 2. 상태 전이 결과
Table 2. The result of state transition

상태전이 순서	양블럭 발신	오버랩 발설	착신
0	영상태(U0)	영상태(U0)	영상태(U0)
1	호시작(U1)	호시작(U1)	호출현(U6)
2	발신호진행(U3)	오버랩송신(U2)	호수신(U7)
3	통신중(U10)	호전달(U4)	접속요구(U8)
4	영상태(U0)	통신중(U10)	통신중(U10)
5		절단요구(U11)	절단요구(U11)
6		해제요구(U19)	영상태(U0)
7		영상태(U0)	

IV. 결론 및 추후과제

본 논문에서는 N-ISDN S/T 사용자-망 간의 기본 속도 접속을 시험하기 위한 휴대가 가능한 시험기의 설계에 대하여 논하였으며 컴퓨터 시뮬레이션 및 망 연결 시험을 통하여 실용 가능성을 입증하였다.

설계한 시험기는 톱-다운 메뉴로 운용을 하며 디지털 전화("PHONE" 상태), 예치("PRESET" 상태), 표시("DISPLAY" 상태) 및 시험("TEST" 상태) 기능을 가지고 있다. 디지털 전화 기능은 회선교환 호제어 절차의 양블럭 및 오버랩 모드를 선택하여 사용이 가능하고 예치 기능에서는 전화번호, B채널 선택 및 호 제어모드를 미리 입력하고 표시 기능에서는 측정한 급전전압 및 신호, 망 연결 시험 결과를 확인을 할 수 있으며 시험 기능은 급전전압, 신호 및 데이터 링크 설정 여부를 시험하게 설계하였다. 망 연결 시험은 디지털 전화 기능을 사용하면 수행하게 되고 시험 결과는 표시 기능에서 확인하게 하였다.

설계된 시험기는 NT로 부터의 급전전압 및 신호 레벨을 측정할 수 있으며, 급전전압은 주어진 신뢰도를 만족하는 신뢰구간 내의 데이터 샘플을 선택하여 측정에 사용하는 알고리즘을 연구하였으며, 신호 레벨은 수신되는 신호에서 정(+) 펄스에서 부(-) 펄스로 전이하는 신호 성분을 검출하여 펄스 평형도 및 CCITT I.430에 주어진 NTE 송신부의 출력 펄스 마스크와 비교를 위한

정(+) 펄스 레벨을 측정하는 알고리즘을 연구하였다. 급전전압 측정 알고리즘을 컴퓨터 시뮬레이션한 결과 신뢰도 γ 는 95%, 관측횟수 M은 4, 입력 데이터 갯수는 2048개, 그리고 $k=0.2$ 의 파라미터에서 입력전압에 대하여 선형적인 특성을 나타냄을 알 수 있었고 DC 전원 공급기의 전압을 인가하여 실험한 결과 20V 이상의 급전전압에서 10% 이하의 오차로 측정됨을 확인 하였으며 모델 SNT-Q의 NTE를 사용하여 급전전압을 시험한 결과 평균 3.5%의 오차로 측정 되었다. 그리고 신호 레벨 측정 알고리즘을 컴퓨터 시뮬레이션한 결과 0.17V 이상의 문턱 레벨이 대해서는 DC 오프셋에 선형적으로 비례해서 정(+) 펄스 레벨이 변화 됨을 알 수 있었고 0.254V의 문턱 레벨을 사용하여 모델 SNT-Q의 NTE를 시험한 결과 평균적으로 정(+) 펄스의 시작은 -4.4%, 정(+) 펄스 레벨은 132.8%로 측정되었고 펄스 불평형은 평균이 3.6%로 CCITT I.430의 5% 이하로 측정되었다. 그러나 본 논문의 실험 환경은 매우 양호한 상태로 구성되었기 때문에 CCITT I.430에서 제시하는 다양한 선로 모형에서의 실험이 필요하며 그에 따라 적용적으로 문턱레벨을 변화시키면서 측정을 하는 신호 측정 알고리즘이 연구되어야 한다.

데이터 링크에 대한 시험은 TEI 값의 자동 할당 절차를 수행하여 하며 망을 통한 시험 결과 TEI를 64~71의 범위로 64부터 1씩 증가하며 할당 받았다. 또한 망 연결 실험은 회선 호제어 절차를 통하여 오버랩 및 양블럭 모드의 발신 및 착신 여부에 대한 시험을 하였고 망과의 시험 결과 CCITT Q.931에 주어진 상태전이도에 부합되었다.

앞으로 본 논문의 연구 결과를 기초로 B 채널을 이용한 패킷모드 전송에 대한 시험, 프로토콜 시험 절차의 표시 및 다양한 선로 모형에 대한 통계적 측정 기법, U 접두에 대한 시험등에 대한 연구가 계속 진행될 것이며, N-ISDN의 일차군 속도 접속 뿐만 아니라 B-ISDN(Broadband-Integrated Service Digital Network)의 사용자-망 인터페이스에 대한 시험 알고리즘 및 시험기에 대한 연구가 진행되어야 할 것이다.

참고문헌

- ISDN 사용자-망 인터페이스 기본표준(안), 한국통신기술협회, 1992.

2. A. Keene and J. Russell "ISDN Test Equipment," *Telecommunications*, pp.43~70, March. 1992.
3. S. Meyer, "Testing ISDN Terminal Equipment without Cable Measurements," *Telcomm. Report No. 2*, 1992.
4. S. Acanal, "Adding Functional Measurements to ISDN Test Equipment," *Telcomm. Report No. 1*, 1993.
5. W. B. Davis, "Architecture and Design of a Portable Protocol Tester," *IEEE Network Mag.*, May. 1991.
6. 방승철, 이진성, 김성철, 차균현, "N-ISDN BRA 시험기 구현에 관한 연구," *한국통신학회 추계 종합 학술 발표 회 논문집 제 13권 제 2호*, pp.79~82, 1994.11.
7. ISDN 운용보전 가이드 복 II권(선로 단말기 편), 한국통신사업개발단.
8. *Microelectronics Digital Communications Handbook*, Issue 8, MITEL Corporation 1991.
9. W. S. Gifford, "ISDN User-Network Interfaces," *IEEE J. on SAC*, VOL. SAC-4, NO. 3, pp.343~348, May. 1986.
10. Seiei Ohkoshi, Koichi Matsumoto, and Shizuo Nakano, "A Digital Telephone Set for ISDN," *IEEE J. on SAC*, VOL. SAC-4, NO. 8, pp. 1193~1201, Nov. 1986.
11. U. D. Julio and G. Pellegrini, "Layer 1 ISDN Recommendations," *IEEE J. on SAC*, VOL. SAC-4, NO. 3, pp.349~354, May. 1986.
12. Sadahiko Kano, "Layers 2 and 3 ISDN Recommendations," *IEEE J. on SAC*, VOL. SAC-4, NO. 3, pp.355~359, May. 1986.
13. ISDN 전화기 연구 시제품 규격(안), 한국전자통신연구소, 1989.
14. Uyless Black, *Data Link Protocols*, PTR PRENTICE HALL, 1993.
15. Erwin Kreyszig, *Advanced Engineering Mathematics*, JOHN WILEY & SONS, 1988.
16. W. H. Press, S. A. Teukolsky, W. T. Vetterling, and B. P. Flannery, *Numerical Recipes in C*, CAMBRIDGE UNIV. PRESS, 1992.

* 본 연구가 이루어지지 까지 도움과 협조를 아끼지 않은 주식회사 대주전자 양평렬 사장님, 정우균 전무이사님, 그리고 조수동 연구원께 감사 드립니다.



方 昇 哲 (Seung Chul Bang) 정희원
 1961년 6월 8일생
 1984년 2월 : 광운대학교 전자공학과
 공학사
 1986년 2월 : 광운대학교 대학원 전자공학과 공학석사
 1986년 3월 ~ 1991년 3월 : 국방과학 연구소 근무

1993년 2월 ~ 현재 : 고려대학교 대학원 전자공학과 박사과정
 1992년 9월 ~ 현재 : 대유공업전문대학 전자통신과 전임강사
 * 주관심분야 : 데이터통신, 디지털신호처리, B-ISDN

車 均 銘 (Kyun Hyon Tchah)

정희원
 1939년 3월 26일생
 1965년 2월 : 서울대학교 전기공학과 공학사
 1967년 6월 : 미국 일리노이 공과대학 대학원 공학석사
 1976년 6월 : 서울대학교 대학원 공학박사
 1988년 1월 ~ 현재 : 한국통신학회 이사
 1977년 3월 ~ 현재 : 고려대학교 전자공학과 교수
 * 주관심분야 : 이동통신, PCS, B-ISDN