

동기식 전송장치에서 병렬 동기 알고리즘의 성능분석

正會員 金鍾虎*, 金光淳**, 宋翊鎬**, 柳榮權***, 裴鎮秀**, 沈昌燮*

Performance Analysis of a Parallel Reframe Algorithm in the Synchronous Digital Hierarchy Transmission System

Jong Ho Kim*, Kwang Soon Kim**, Ickho Song**, Youngkwon Ryu***,
Jinsoo Bae**, Chang Sup Shim* Regular Members

要 約

이 논문에서는 전송속도가 수 Gbps 인 동기식 전송장치에 쓸 수 있는 병렬 다중화 방식의 프레임 동기 알고리즘에 대하여 살펴보았다.

먼저, 이제까지 써오던 직렬 프레임 탐색 방식과 병렬 프레임 탐색 방식과의 차이점을 알아보고 그 성능을 분석하였다. 이 때, 병렬 프레임 탐색 방식에서 병렬 입력 정보 비트수를 성능변수의 하나로 두었다. 또한, 성능분석 결과로부터 CCITT 규격에 맞는 성능변수를 얻었다.

ABSTRACT

A parallel reframe algorithm physically realizable in the synchronous digital hierarchy(SDH) transmission system is considered, when the transmission rate is in the range of Gbps.

More specifically, a parallel reframer is considered for parallel multiplexing in this paper. The parallel reframe method is compared with that of the conventional serial method, and its performance is investigated. In the investigation we took the number of parallel input bits as an additional performance parameter. From the performance analysis of the parallel reframe method, values of the performance parameters are obtained which satisfy CCITT standards.

*한국전자통신연구소 광통신 연구실

**한국과학기술원 전기 및 전자공학과

***데이콤 중앙연구소

論文番號 : 94331-1122

接受日字 : 1994年 11月 22日

1. 머릿말

머리카락처럼 가느다란 유리선으로 수많은 정보를 전송할 수 있다는 가능성이 제시되고, 디지털 기술이 전송 장치에 도입되면서 광통신 기술과 디지털 전송기술은 장거리 대용량 전송장치에서 필수적인 기술로 인정받고 있다. 80년대부터는 비동기식 광전송장치가 가지고 있는 다중화의 복잡성, 여러 제품 사이의 호환성 결여와 같은 단점을 해결하여 국제적인 호환성을 유지하려는 방향으로 전송장치에 대한 연구가 진행되어 왔다. 또한, 기본적인 음성 전송뿐만 아니라 넓은 대역폭이 필요한 HDTV와 같은 서비스를 고려할 수 있는 동기식 전송장치에 대한 연구가 추진되어 왔다. 80년대 후반에는 STM-1 (Synchronous Transport Module-1) 급의 NNI (Network Node Interface) 권고안이 CCITT에 의하여 국제 표준으로⁽¹⁾ 채택되었고 이를 바탕으로 동기식 (Synchronous Digital Hierarchy : SDH) 전송장치에 대한 개발은 급진전되어 왔다. 그러나, 현재의 반도체 기술로 전송 속도가 수 Gbps 급에 이르는 동기식 전송장치를 구현하는 데에는 많은 어려움이 따르게 된다. 따라서, 동기식 전송장치를 구현하려면 고속의 정보신호를 먼저 여러 개의 저속 정보신호로 나누어 처리하는 병렬 다중화 방식을 채택하는 것이 타당할 것이다.

이 논문에서는 병렬 다중화 방식의 프레임 동기 알고리즘에 대하여 살펴보았다. 프레임 동기란, 송신쪽에서 일정한 신호 형태로 (이를 프레임이라 부른다) 정보신호를 시분할 다중화하여 보낼 때 수신쪽에서 프레임시작점을 찾는 것을 말한다. 프레임 시작점은 프레임안의 고정된 위치에 있는 프레임 패턴을 찾음으로써 알 수 있다. 수신쪽에서는 프레임 시작점을 알아야 시분할 다중화된 정보신호를 올바르게 분리할 수 있기 때문에 프레임 동기 과정은 디지털 전송장치에서 가장 중요한 요소이다. 신속하고 정확한 프레임 동기 알고리즘에 대하여서는 기존의 비동기식 전송장치에서부터 많은 연구가 되어 왔으며^(2,3) 동기식 전송장치에 적용한 사례도 발표되고 있다^(4,5).

프레임 동기 과정과 그 성능은 하드웨어에 의존하게 되나 이제까지 프레임 동기 성능은 시분할 다중화된 고속 신호를 직접 처리하는 방식으로 분석되어 왔다. 그러나, 동기식 전송장치에서 사용하는 병렬 다중화 방식으

로 하드웨어를 구현하였을 때 그 하드웨어에 초점을 맞추어 프레임 동기 알고리즘의 성능을 분석하는 것이 좀더 정확한 방법이 된다.

2. 동기식 전송장치

동기식 전송장치는 그 동안 유럽식 신호 계위와 북미식 신호 계위로 나뉘어 쓰여 오던 비동기식 전송장치를 한데 묶은 국제적인 표준 전송장치이다. 이의 장점으로 는 다중화 방식이 간단하고 신호의 전송 속도가 높아 대용량의 정보를 전송할 수 있다는 점과 망관리 기능이 크게 강화되었다는 점이 있다. 동기식 전송장치의 기본 신호 단위는 STM-1인 데 현재까지 표준화된 신호 계위와 전송 속도는 아래와 같다.

표 1. 표준 신호 계위와 전송속도

신호 계위	전송 속도	전송 용량
STM-1	155.52 Mbps	DS 3급 3 회선
STM-4	622.08 Mbps	DS 3급 12 회선
STM-16	2.488 Gbps	DS 3급 48 회선
STM-64	9.953 Gbps	DS 3급 192 회선

동기식 전송장치에서는 (그림 1)에서 보는 바와 같이 비동기식 전송장치에서 쓰이는 신호들을 VC-n (Virtual Container, n=1,2,3,4) 이라는 규격화된 신호 형태로 바꾼 뒤 이를 다시 AU-n (Administrative Unit, n=3,4) 단계를 거쳐 동기식 전송장치의 기본 신호 단위인 STM-1 신호로 바꾼다. STM-N 신호는 N 개의 STM-1 신호를 단순 바이트 다중화하여 얻는다.

STM-16 신호의 형태는 (그림 2)와 같은데 (그림 2)에서 A1A2는 프레임 패턴이며 A1은 "11110110", A2는 "00101000"으로 정해져 있다. 실제로 구현할 수 있는 동기식 전송장치의 물리적 구성도를 (그림 3)에 보였다. 이 그림에서는 스크램블링/디스크램블링, 프레임밍/리프레이밍 기능을 먼저 저속에서 병렬로 처리하므로 현재의 CMOS 기술로 쉽게 구현할 수 있다. (그림 3)과 같은 구성으로 동기식 전송장치를 구현할 때는, 주어진 직렬 스크램블러와 동기 기능을 갖는 병렬 스크램블




그림 1. 동기식 전송장치의 기본 다중화 구조




그림 2. STM-16 신호 형태




그림 3. 물리적 기능 구성도

리를 설계하여야 하고 구현될 병렬 리프레이머의 성능이 주어진 성능규격에 맞는지 살펴보아야 한다.

3. 프레임 동기 알고리즘의 성능 분석

일반적으로 동기 상태는 동기 유지상태와 동기 상실상태로 구분된다.

동기 유지상태란 수신된 신호에서 올바른 프레임 패턴이나 가상 프레임 패턴을 검출하여 프레임 동기를 유지하는 상태를 말한다. 정상적인 동기를 유지하는 상태에서는 프레임 패턴이 전송 오류때문에 파괴되면서 동기 상실상태로 갈 수 있다. 이 때, 전송 오율이 크더라도 될 수 있는 대로 동기 상태를 유지하는 것이 바람직하다. 또한, 가상 프레임 패턴때문에 일어나는 동기 유지상태는 되도록이면 빨리 동기 상실상태로 움직여 올바른 프레임 패턴을 찾을 수 있도록 하는 것이 좋다.




그림 4. 프레임 동기 알고리즘의 성능 분석을 위한 동기 상태 천이도

동기 상실상태란 수신된 신호에서 프레임 패턴을 검출하지 못하고 계속 프레임 패턴을 찾아나가는 상태를 말한다. 이 상태에서는 빠르고 정확하게 올바른 프레임 패턴을 검출하여 정상적인 동기 유지상태로 가는 것이 필요하다. 이 때, 가상 프레임 패턴을 연속적으로 검출하여 동기 유지상태로 움직이는 확률은 될 수 있는 대로 작게 하는 것이 필요하다.

3.1 상태 천이도

프레임 동기 알고리즘의 성능을 분석하기 위한 상태 천이도는 (그림 4)와 같다. 여기서, 동기 유지상태에서 동기 상실상태로 옮겨 갈 때의 경보 상태수를 a , 동기 상실상태에서 동기 유지상태로 옮겨 갈 때의 확인 상태수를 c 라 하였다. 동기 유지상태에서 프레임 패턴이 $a+1$ 개 연속하여 틀리면 동기 상실상태로, 동기 상실상태에서 프레임 패턴을 $c+1$ 개 연속하여 찾으면 동기 유지상태로 움직인다.

3.2 프레임 패턴 탐색 방식

동기 상실상태에서 동기 유지상태로 옮겨가려면 수신된 신호로부터 올바른 프레임 패턴을 찾아야 한다. 이제까지 쓰여 온 직렬 프레임 패턴 탐색 방식은 (그림 5)에 보인 바와 같다.

동기 상실상태에서는 수신된 STM-N 신호안에서 프레임 패턴을 찾는 지점을 1 비트씩 움직이면서 프레임 패턴을 찾는다. 곧, 이미 알고 있는 프레임 패턴과 수신된 신호를 견주어 봄으로써 수신된 STM-N 신호 프레임의 시작 위치를 찾을 수 있게 된다. 만약 올바른 프레임 패턴이 있는 위치가 아닌 (가)에서 가상 프레임 패턴이 검출되면 비트 이동을 하지 않고 바로 다음 프레임




그림 5. 직렬 프레임 패턴 탐색 방식

위치인 (나)에서 프레임 패턴이 검출되는 지를 살펴본다. (나)에서도 프레임 패턴을 검출하면 다시 다음 프레임 위치에서 프레임 패턴이 있는 지를 살펴보지만 프레임 패턴을 검출하지 못하면 1 비트 이동하면서 프레임 패턴이 있는 지를 살펴본다. 이런 식으로 하여 최종적으로는 올바른 프레임 패턴이 있는 위치를 검출하게 된다.


한편 고속의 직렬 정보신호를 저속의 m 비트 병렬 정보신호로 나누어 처리하는 병렬 프레임 동기 방식에서는 1 비트 시간 동안에 m 비트가 병렬로 들어오게 된다. 따라서, 동기 상실상태에서는 (그림 6)에 보인 바와 같이 m 비트씩 움직이면서 프레임 패턴을 검출하게 된다. 이 때, 프레임 패턴은 (그림 6)에서와 같이 "경우 1"에서 "경우 m "까지 m 위치 에서 검출될 수 있다.

동기 상실상태에서 (그림 6)의 올바른 프레임 패턴이 있는 위치가 아닌 (가)에서 m 위치 가운데 적어도 한 위치에서 가상 프레임 패턴을 검출할 확률을 p_s 로 쓰기로 하자. (가)에서 가상 프레임 패턴이 검출되면 비트 이동은 하지 않고 바로 다음 프레임의 같은 위치인 (나)에서 프레임 패턴이 있는 지를 판단한다. (나)에서는 다음 세 경우가 일어난다. 첫째로, (가)에서와 같은 위치

에서 가상 프레임 패턴이 검출될 수 있으며 그 확률을 p_s 로 두자. 둘째로, (가)와 동일 위치에서는 프레임 패턴이 검출되지 않으나 나머지 $m-1$ 위치에서 가상 프레임 패턴이 적어도 하나 검출될 수 있다. 이러한 경우에도 비트 이동은 하지 않고 가상 프레임 패턴을 하나 검출한 것으로 판단하며 이 때의 가상 프레임 패턴 검출 확률을 p_l 로 쓰기로 하자. 마지막으로 m 위치에서 모두 가상 프레임 패턴이 검출되지 않아 m 비트를 이동하는 경우가 있는데 그 확률은 $1 - p_l$ 가 된다. 이 때, 올바른 프레임 패턴을 검출할 확률을 p_d 라 하면 다음을 얻게 된다.

$$\begin{aligned}
 p_s &= 2^k \\
 p_l &= 1 - q_s^m \\
 p_r &= q_s \cdot (1 - q_s^{m-1}) \\
 p_d &= (1 - p_e)^k \\
 q_x &= 1 - p_x \quad x = d, r, s, t
 \end{aligned}$$

이제까지의 연구에서는 (그림 4)의 상태 천이도를 기본으로 하여 정보 상태수 (a), 확인 상태수 (c), 프레



올바른 프레임 패턴
 가상의 프레임 패턴




그림 6. 병렬 프레임 패턴 탐색 방식 (FAW = Frame Alignment Word)

임 패턴 비트수 (k), 전송 오류 (p_e) 4가지를 성능변수로 하여 프레임 동기 알고리즘의 성능을 분석하여 왔다. 그러나, (그림 5)와 (그림 6)에서 알 수 있듯이, 병렬 프레임 동기 알고리즘의 성능은 m 에 따라 달라질 수 있기 때문에 병렬 프레임 동기 알고리즘의 성능을 정확히 분석하려면 병렬 입력 정보비트수 (m)를 성능변수로 할 필요가 있다. 이 논문에서는 이 다섯 (a, c, k, p_e, m) 성능변수로 병렬 프레임 동기 알고리즘의 성능을 분석하였다.

3.3 성능 지표와 추정방법

프레임 동기 알고리즘의 성능은 다음의 4가지 지표로 평가할 수 있다.

- 1) 동기상실 검출시간 (T_{OF}) : 가상 프레임 패턴을 검출하여 동기 유지상태에 머물러 있을 때 동기 상실상태라고 판단하기까지 걸리는 평균 시간
- 2) 동기 유지시간 (T_{MF}) : 동기 유지상태에서 전송 오류때문에 동기 상실상태로 가는 평균 시간
- 3) 최대 동기 회복시간 (T_{RF}) : 동기 상실상태에서 동기 유지상태로 가는 평균 시간
- 4) 가상동기 천이시간 (T_{FF}) : 동기 상실상태에서 가상 프레임 패턴을 검출하여 동기 유지상태로 가는 평균 시간.

프레임 동기 성능을 나타내는 위 4가지 성능지표는 각각의 신호흐름도에서 전달함수를 얻은 뒤 그 전달함수를 미분하여 얻을 수 있는데 이를 얻으면 다음과 같다. (부록참조)

$$T_{OF} = \frac{1}{q_s^{a+1}} \frac{1 - q_s^{a+1}}{1 - q_s} \quad (1)$$

$$T_{MF} = \frac{1}{q_d^{a+1}} \frac{1 - q_d^{a+1}}{1 - q_d} \quad (2)$$

$$T_{RF} = \frac{1}{p_d^{c+1}} \cdot (Q'(1) - 1 + \frac{1 - p_d^{c+1}}{1 - p_d}) \quad (3)$$

$$Q'(1) = \frac{m}{n} + \frac{(n-m)}{m} \left[\frac{p_d [q_s^a + p_s^{c-1} (1 - q_s^a)]}{q_s^a (q_i + p_s^{c+1} p_r)} + \frac{m}{n} \frac{p_s^{c+1} q_s + q_s (1 - p_s^{c+1})}{q_i + p_s^{c+1} p_r} \right] \quad (4)$$

$$T_{FF} = \frac{1 - (1 - m/n)(1 - p_i + p_s^c p_d) - m/n p_s^{c+1}}{p_s^c (1 - p_s) (1 - q_d)} \quad (5)$$

그리고, 가상동기 천이확률은 다음과 같다.

$$P = \frac{(n-m) p_i p_s^c}{m p_d^{c+1} + (n-m) p_i p_s^c} \quad (6)$$

위 결과들에 대한 자세한 과정은 [7]에 있다.

3.4 성능 분석

CCITT 규격에 맞는 성능변수를 찾으려면 위 성능 지표들이 성능변수에 따라 어떻게 바뀌는지 살펴 보아야 한다. 먼저 CCITT에서 권고하고 있는 성능 규격을 살펴보면 다음과 같다. 동기 유지상태에서 프레임 패턴이 없는 무작위 정보신호가 들어 올 때, 동기상실 검출시간은 $625 \mu s$ 이내여야 하고 전송 오류가 10^{-3} 일 때 동기 유지시간은 6분 이상이어야 한다. 동기 상실상태에서 가상 프레임 패턴이 없고 전송 오류가 없을 때, 최대 동기회복시간은 $250 \mu s$ 이내여야 하고 무작위 입력 정보신호로 인한 가상동기 천이확률은 $250 \mu s$ 마다 10^{-6} 이하여야 한다.

성능변수와 앞에서 얻은 결과 (1)-(6)사이의 관계를 그림으로 나타내 보면 (부록참조) CCITT가 정한 성능 규격을 만족시키는 성능변수를 다음과 같이 얻을 수 있다. 동기 유지시간과 동기상실 검출시간으로부터 $a = 3, 4 \leq k \leq 24$ 의 관계를 얻을 수 있고, 가상동기 천이확률과 최대 동기 회복시간으로부터 $c = 0, k \geq 30$ 또는 $c = 1, k \geq 15$ 의 관계를 얻을 수 있다. 한편, k 와 최대동기회복시간 사이의 그림에서 $k=26$ 일 때 최대 동기회복시간이 가장 작고 k 가 이 값에서 벗어나면 최대 동기회복시간이 늘어난다는 것도 알 수 있었다. 따라서 이를 종합하면 알맞은 성능변수는 경보 상태수 $a = 3$, 확인 상태수 $c = 1$, 프레임 패턴 비트수 $k = 24$ 이다.

4. 맺음말

이 논문에서는 국제적인 표준 규격이 정해진 뒤 현재 세계적으로 개발되고 있는 동기식 전송장치에서 병렬 프레임 동기 알고리즘의 성능에 대하여 살펴보았다.

먼저, 병렬 정보신호에서 프레임 패턴을 검출하는 병렬 방식을 생각하여 이 방식과 직렬 방식과의 차이를 알아보고 그 성능을 분석하였다. 그 결과 프레임 패턴 비트수가 작으면 병렬 방식의 성능이 떨어지나 실제로 사

용되는 프레임 패턴 비트수는 보통 16비트 이상이므로 큰 문제는 없을 것으로 생각한다.

이 논문에서 살펴 본 병렬 프레임 동기 알고리즘을 쓰는 프레임 동기 회로는 m=48일 때 6만 게이트급 CMOS 주문형 반도체의 일부 기능으로 구현되어 현재 한국전자통신연구소에서 개발된 STM-16 광전송 장치에 활용되고 있으며, 앞으로 개발될 10Gbps급의 전송 속도를 갖는 STM-64 광전송 장치에도 쉽게 응용할 수 있다.

부록 1. 성능변수의 추정

성능변수는 신호흐름도에서 전달함수를 얻은 다음 이를 미분하여 z=1을 대입하여 얻는다.

(가) 동기 상실 검출시간의 추정




그림 A-1. 동기상실 검출시간을 계산하기 위한 신호 흐름도

(그림 A-1)에서 전달함수 $P_{OF}(z)$ 를 얻어보면 다음과 같다.

$$P_{OF}(z) = \frac{(q_s z)^{a+1}}{1 - p_s z \frac{1 - (q_s z)^{a+1}}{1 - q_s z}} \quad (A-1)$$

(나) 동기 유지시간




그림 A-2. 동기 유지시간을 계산하기 위한 신호 흐름도

(그림 A-2)에서 전달함수 $P_{MF}(z)$ 를 얻어보면 다음과

같다.

$$P_{MF}(z) = \frac{(q_d z)^{a+1}}{1 - p_d z \frac{1 - (q_d z)^{a+1}}{1 - q_d z}} \quad (A-2)$$

(다) 최대 동기 회복시간




그림 A-3. 최대 동기 회복시간을 계산하기 위한 신호 흐름도

(그림 A-3)으로 부터 전달함수 $P_{RF}(z)$ 를 얻어보면 다음과 같다.

$$P_{RF}(z) = \frac{p_d Q(z) (p_d z)^c}{1 - q_d Q(z) \cdot \frac{1 - (p_d z)^c}{1 - p_d z}} \quad (A-3)$$

여기서,

$$Q(z) = R^{n/m-1}(z) z^{m/n} \quad (A-4)$$

$$R(z) = q_s z^{m/n} + p_s z^{m/n}$$

$$\frac{q_s z \frac{1 - (p_s z)^c}{1 - p_s z} + (p_s z)^c P_{OF}(z) q_r}{1 - p_s z \frac{1 - (p_s z)^c}{1 - p_s z} - (p_s z)^c P_{OF}(z) p_r} \quad (A-5)$$

(라) 가상 동기 천이시간

(그림 A-4)로부터 전달함수 $P_{FF}(z)$ 를 얻어보면 다음과 같다.

$$P_{FF}(z) = \frac{p_s z^{m/n} (p_s z)^c}{1 - q_s z^{m/n} - [p_r z + q_d p_s z^{(1+m/n)}] \frac{1 - (p_s z)^c}{1 - p_s z}} \quad (A-6)$$




그림 A-4. 가상동기 천이시간을 계산하기 위한 신호 흐름도

부록 2. 성능변수 그래프




그림 A-5. 프레임 패턴 비트수에 대한 동기상실 검출시간




그림 A-6. 프레임 패턴 비트수에 대한 동기 유지시간




그림 A-7. 프레임 패턴 비트수에 대한 최대 동기 회복시간




그림 A-8. 프레임 패턴 비트수에 대한 가상동기 천이시간

참고문헌

1. CCITT Recommendation G. 709, G. 783, G. 784, Oct., 1992.
2. D. R. Munhoz, "On Frame Synchronization of PCM Systems", *IEEE Trans. Comm.*, Vol. COM-28, pp.1213-1218, Aug., 1980.
3. 신동관, 이만섭, 김용환, "90Mbps 광전송 장치의 프레임 동기 방식에 관한 성능 개선", *대한전자공학회지*, 제24권, pp.1-7, 1987년 3월.
4. D. T. Kong, "2.488Gbps SONET Multiplexer/Demultiplexer with Frame Detection Capability", *IEEE J. Selected Areas Comm.*, Vol. SAC-9, pp.726-731, June, 1991.
5. M. Bagheri, "An Experimental 2.488 Gigabit/sec SONET STS-3c to STS-48 byte Multiplexer and Demultiplexer", *Proc. IEEE GLOBECOM*, Phoenix, Arizona, pp.755-760, Dec., 1991.
6. D. Choi, "Frame Alignment in a Digital

Carrier System - A Tutorial", *IEEE Comm. Magazine*, Vol. 28, pp.47-54, Feb., 1990.

7. 김 종호, 동기식 전송장치에서 동기 알고리즘 성능분석




金 鍾 虎(Jong Ho Kim) 정회원

1961년 2월 4일생
1979년 3월~1983년 2월 : 한양대학교 전자공학과(학사)
1990년 3월~1994년 8월 : 한국과학기술원 전기전자과(석사)

1983년 3월~현재 : 한국전자통신연구소 근무
*주관심 분야 : 광통신시스템 및 디지털신호처리

과 병렬 스크램블러 구현, 석사학위논문, 한국과학기술원, 전기및 전자공학과, 1994년 8월.



金 光 淳(Kwang Soon Kim)정회원

1972년 9월 20일생
1990년 3월~1994년 3월 : 공학사(최우등), 전기 및 전자공학과 석사과정 재학중

1994년 : 한국과학기술원 전기 및 전자공학과 수석 졸업

*주관심 분야 : 통계학적 신호처리 스펙트럼 추정 이동통신



宋 翊 鎬(Ickho Song) 정회원

1960년 2월 20일생
1978년 3월~1982년 2월 : 공학사(준최우등), 전자공학과, 서울대학교
1982년 3월~1984년 2월 : 공학석사, 전자공학과, 서울대학교

1984년 1월~1985년 8월 : 공학석사, 전기공학과, Univ. of Pennsylvania

1985년 9월~1987년 5월 : 공학박사, 전기공학과, Univ. of Pennsylvania

1987년 3월~1988년 2월 : 벨 통신연구소 연구원

1988년 3월~1991년 8월 : 한국과학기술원 조교수

1991년 9월~현재 : 한국과학기술원 부교수

1995년 2월~현재 : 한국통신학회 논문지 편집위원

*주관심 분야 : 통계학적 신호처리 신호검파 스펙트럼 추정 이동통신

柳 榮 權(Youngkwon Ryu)

정회원

1970년 4월 15일생
1989년 3월~1993년 2월 : 공학사, 전기 및 전자공학과, 한국과학기술원

1993년 3월~1995년 2월 : 공학석사, 전기 및 전자공학과, 한국과학기술원

1995년 3월~현재 : 데이콤 중앙연구소 무선가입자선로 연구실

*주관심 분야 : 통계학적 신호처리 이동통신

裴 鎭 秀 (Jinsoo Bae)

정회원

1972년 3월 11일

1990년 3월~1993년 2월 : 공학사(최우등), 전기 및 전자공학
학과, 한국과학기술원1993년 3월~1995년 2월 : 공학석사, 전기 및 전자공학과,
한국과학기술원

현재 : 한국과학기술원 전기 및 전자공학과 박사과정 재학중

*주관심 분야 : 통계학적 신호처리 신호검파 신경회로망



沈 昌 燮 (Chang Sup Shim) 정회원

1952년 5월 6일생

1975년 2월 : 서울대학교 응용물리
학과(학사)1987년 7월 : 한남대학교 대학원 물
리학과(석사)1994년 2월 : 한국과학기술원 전기
전자과(박사)

1975년 2월~1982년 12월 : 국방과학연구소 선임연구원

1983년 3월~현재 : 한국통신연구소 책임연구원(광통신연구실
장)

1989년 : -565Mb/s 광전송시스템개발 연구책임자

1994년 : 2.5Gb/s 광전송시스템개발 연구책임자

*주관심 분야 : 광통신시스템 및 반도체레이저 개발