

GPS 시스템의 C/A 코드상관기 구현과 위치정보추출 알고리즘 개발

正會員 李日鎭*, 朴鍾英*, 金俊泰*, 柳興均*

Implementation of C/A code correlator and development of position information extraction algorithm in GPS system

Il-Jin Lee*, Jong-Yong Park*, Joon-Tae Kim*, Heung-Gyoon Ryu* Regular Members

이 논문은 1994년도 한국학술진흥재단의 공모과제 연구비에 의하여 연구되었음.

要 約

GPS 송수신기 구조를 SPW(Signal Processing Worksystem) 소프트웨어를 이용하여 모델링하였으며 각 단에서의 신호를 분석하였고 복원된 GPS 항법 데이터를 처리하여 사용자의 위치를 계산하기 위한 데이터 처리 알고리즘을 제안하였다.

설계된 시스템은 발생된 C/A 코드와 수신된 C/A 코드의 상관을 구하는 상관기와 선택된 위성의 C/A 코드를 발생하는 C/A 코드 발생기 그리고 C/A 코드 발생기의 구동 클럭을 발생시키는 직접 디지털 클럭 발생기로 구성되었다. 회로 시뮬레이션 결과로부터 설계된 로직 회로의 동작이 정확히 동작함을 확인할 수 있었다. 그러므로 설계된 지연동기루프를 GPS 수신기 시스템에 응용할 수 있음을 확인할 수 있었다.

ABSTRACT

In this paper, we analyze the signals to model GPS transceiver structure with SPW(Signal Processing Worksystem) and data processing algorithm to calculate the position information processing this navigation data is proposed.

The designed system consists of the correlator which correlates the received C/A code and the generated C/A code in the receiver, the C/A code generator which generates C/A code of selected satellite, and the direct digital clock synthesizer which generates the clock of the C/A code generator to control the C/A code phase and clock rate.

From the results of the circuit simulation, the synthesized logic circuit is shown to be accurately performed. So, the designed DLL is used in the application of the GPS receiver system.

* 충북대학교 전자공학과
論文番號 : 95217-0616
接受日字 : 1995年 6月 16日

I. 서론

직접 시퀀스 확산 스펙트럼(DSSS:direct sequence spread spectrum) 방식을 사용하는 GPS(Global Positioning System)는 인공위성을 이용한 위치 측정 시스템이다. 지금까지 널리 사용되고 있는 항법 측위 시스템으로는 관성항법 장치, 지상관제 유도 장치, 그리고 고정 인공위성을 이용한 시스템 등이 있다. 이와 같은 항법 측위 시스템은 오차가 누적되었을 경우 200미터 이상의 큰 위치오차가 발생하며 이용자가 시간적, 지역적인 이용 제약을 받는다는 결점이 있다. 이러한 결점을 보완하기 위해 여러 개의 위성을 사용하는 GPS 시스템이 개발되었는데, 이 시스템을 이용함으로써 발생하는 위치 오차는 수십 미터정도로 감소하고, 하루 24시간 어느 곳에서도 이용할 수 있어서, 육지, 해상, 항공의 여러 분야에서 다양하게 이용되고 있으며, 또한 정확한 시보를 얻기 위하여 이용되고 있다.

기존의 연구 결과들은 고성능 저가격의 수신기 하드웨어를 설계하기 위한 기초 연구와 수신기 하드웨어를 근간으로한 성능분석에 관한 것이었다. 그런데, 국내에서는 근래에 GPS의 응용에 대한 관심이 고조되어, GPS 수신기 응용에 관한 몇몇 연구가 수행되고 있을 뿐, 수신기 하드웨어 설계에 관한 연구는 미흡한 실정이다.

본 논문에서는 GPS 신호에서 항법 데이터를 복원하는 수신 시스템을 구현하였다. 먼저, GPS 시스템의 구성과 제원을 분석하고, GPS 위성으로부터 송신되는 신호의 특성과 송신 데이터의 구성 포맷을 분석하였다. 먼저 GPS 송수신기를 Comdisco사의 신호처리 알고리즘 개발 시스템인 SPW의 기본 제공 라이브러리 블록을 이용하여 설계하고, 대역확산 및 BPSK 변조방식을 사용한 송수신단의 성능을 거쳐 고찰하였다. 이러한 결과를 바탕으로 확산코드인 C/A(coarse/acquisition) 코드의 동기를 일치시킴과 동시에 수신 신호를 역확산시키는 핵심 부분인 비동기식 지연동기 루프를 디지털 로직으로 설계하였다. 이 루프는 수신된 확산 신호와 수신기에서 발생된 C/A 코드와의 상관값을 구하는 상관기, 선택된 위성의 확산 코드인 C/A 코드를 발생시키는 C/A 코드 발생기, 그리고 C/A 코드의 위상과 클럭속도를 조절할 수 있도록 C/A 코드 발생기의 클럭을 만드는 직접 디지털 클럭 발생기로 구성된다. 그리고, 복원된 GPS 항법 데이터를 처리하여 사용자의 위치를 계산하기 위한

데이터 처리 알고리즘을 제안하였다.

II. GPS 시스템 및 신호 분석

II-1. GPS 수신기

GPS 수신기의 일반적인 구성도는 그림 1과 같다.




그림 1. GPS 수신기의 일반적인 구성도

Fig. 1. Block diagram of GPS receiver

GPS 위성신호가 안테나에 수신되면 저잡음 증폭기 및 대역통과 필터를 거친 후 다운 컨버터에서 중간주파수로 2번 다운-컨버전시킨다. 최종 중간주파수는 10.7 MHz로 정하였고 2번 다운컨버전한 이유는 가장 널리 사용하기 때문이다. 이 중간주파수 신호는 C/A 코드로 확산된 50bps의 항법 정보 데이터에 의하여 BPSK(binary phase shift keying) 방식으로 변조되어 있다.

2차 중간주파수로 변환된 신호는 복조기에서 중간 주파수 반송파 신호를 곱하여 BPSK 신호를 복조하게 된다. 복조된 신호는 지연동기 루프에서 C/A 코드에 동기를 일치시켜 50bps의 항법 정보 데이터로만 변조된 신호를 분리하는 역확산 과정을 거친다. 지연동기루프에서 역확산을 시킴으로써 GPS 위성에서 송신되는 50bps의 항법 데이터를 복원하게 된다. 개발하고자 하는 최종 휴대용 GPS 수신기의 목표사양은 표1과 같다.

수신기의 각 부분은 프로세서에 의해 제어되며, 복원된 항법정보 데이터는 프로세서에 의해 처리된다.

II-2. GPS 신호

위성의 송신 신호는 원자시계로부터 얻어지는 10.23MHz의 안정한 주파수로 만들어진다. 표준 측위를 위한 반송파(L_1)는 1.57542GHz로 기준 주파수의 154배이며, 고확도 측위를 위한 반송파(L_2)는 1.22760GHz로 기준 주파수의 120배이다.

표준 측위 신호에는 C/A 코드와 P 코드로 확산된 데이터가, 그리고 정확도 측위 신호에는 P 코드만으로 확산된 데이터가 포함되어 있다. 위성에서 송신되는 표준 측위 신호는 식 (1)과 같으며, 그 위상도는 그림 2와 같다.

$$S_{L1}(t) = \sqrt{2} A P_i(t) D_i(t) \cos \omega_i t + \sqrt{2} A G_i(t) D_i(t) \sin \omega_i t \quad (1)$$

여기서, A는 신호의 전력이고,

P(t)는 '±1' 인 10.23Mcps의 P 코드이고,

G(t)는 '±1' 인 1.023Mcps의 C/A 코드이고,

D(t)는 '±1' 인 50bps의 데이터 열이고,

ω_i 는 L_1 대역의 반송파 주파수(=1575.42MHz)

이며, i는 각 위성의 번호이다.



그림 2. GPS L_1 신호의 위상도
Fig. 2. Phase diagram of GPS L_1 signal

GPS 위성에서 50bps(bit per second)의 데이터 속도로 송신되고 있는 항법정보 데이터 열은 1500 비트의 정보를 포함하고 있는 30초의 프레임으로 나뉘어지며, 각 프레임은 각각 300 비트의 5개 부프레임으로 나뉘어진다. 또한 부프레임은 30 비트의 10개의 워드로

나뉘어진다^[1].

GPS 항법 데이터 포맷은 그림 3과 같다^[2]. 그림 3에서, 첫번째 부프레임은 위성 클럭의 현재 오차와 오차 변화율을 나타내는 4개의 클럭 보정항으로 구성된다. 두번째와 세번째 부프레임은 위성의 현재 궤도를 나타내는 궤도 정보로 구성된다. 네번째 부프레임은 항법 메시지와 위성상태 정보로 구성된다. 다섯번째 부프레임은 각 위성의 알마낙(almanac)으로 구성된다.

Ⅱ-Ⅲ. GPS 송수신기 구조 모델링과 신호분석

먼저 GPS 송·수신기를 Comdisco사의 신호처리 알고리즘 개발 시스템인 SPW의 기본 제공 라이브러리 블록을 이용하여 설계하고, 대역확산 및 BPSK 변조방식을 사용한 송수신단의 성능을 고찰하였다. 시뮬레이션시 변조는 대역확산 및 BPSK 변조방식을 사용하였고, 복조과정은 디지털 정합필터(matched filter)를 이용한 BPSK 복조방식을 사용하였다. 대역 확산을 위한 PN 코드는 1023($2^{10}-1$)비트의 주기를 갖는 PN코드 시퀀스 블록을 사용하였다. 전체 시스템은 크게 변복조부, 대역 확산, RF부로 구성되며, 시스템의 각 블록은 내부에 상세기능을 갖는 부분블록으로 구성되는 계층식 구조를 갖는다. 또한 각 기능별 블록을 정의한 여러가지 변수에 의해 그 기능과 동작환경을 원하는대로 조정할 수 있도록 설계하였다. 그림 4은 SPW 블록으로 구성된 송신단을 나타낸것으로, 50bps 데이터 발생기, PN코드 발생기, BPSK 변조기, 주파수 쉐이퍼(spectral shifter)로 구성되며, 그림 5는 수신단을 나타낸것으로




그림 3. GPS 항법 데이터 포맷
Fig. 3. GPS navigation data format




그림 4. GPS 송신단 블럭도
Fig. 4. Block diagram of GPS transmitter




그림 5. GPS 수신단 블럭도
Fig. 5. Block diagram of GPS receiver

downconverter 블럭, BPSK 복조기 블럭으로 구성된다.

1) 50bps 데이터 발생기

본 시뮬레이션은 GPS의 항법 데이터량인 50bps를 발생키위해 SIGNAL SOURCE 블럭을 사용하였다. 이 블럭은 50bps random binary bit stream을 발생시키어 블럭이다.

2) 대역확산

본 시뮬레이션에서 PN_SEQUENCE GENERATOR의 블럭 다이어그램은 그림 6에 나타나며 이 블럭은 직접확산시 GPS 위성에서 사용하는 PN 코드를 생

성시키는 기능을 수행하는데 PN 코드의 주기를 1023(2¹⁰-1)비트로 하였다. 그림 7은 50비트의 정보신호가 1023 PN 시퀀스로 대역 확산된 신호를 나타낸다.

3) BPSK 변조기

디지털 통신 시스템에서 변조기는 디지털 정보신호를 전송 채널에 적합한 파형으로 변형시키는 역할을 한다. PSK의 경우 변조 주파수는 고정되고, 식 (2)에서와 같이 전송속도가 1.023Mbps인 신호의 극성에 따라 위상값을 다르게 선택함으로써 신호를 변조시킨다.

$$\begin{aligned} S_0 &= A\cos(\omega_0 t + \psi_0) \\ S_1 &= A\cos(\omega_0 t + \psi_1) \end{aligned} \tag{2}$$




그림 6. PN_SEQUENCE GENERATOR의 블럭도
Fig. 6. Block diagram of PN_SEQUENCE GENERATOR




그림 7. 50비트의 정보신호가 PN코드에 의해 대역확산된 신호
Fig. 7. The 50bits information signal spread spectrumed by PN code




그림 8. BPSK 변조기의 블럭도
Fig. 8. Block diagram of BPSK modulator

여기서 f_0 는 변조 주파수이며, BPSK의 경우 ψ_0 와 ψ_1 은 각각 $0^\circ, 180^\circ$ 이다. 그림 8은 BPSK 변조기의 블럭도를 보여주는데, 반송파는 GPS 위성의 반송주파수인 1.57542GHz 로 설정하였다. 그림 9는 변조된 신호를 RF 대역으로 올리는 주파수 천이기의 블럭도를 나타낸다.

그림 10은 50bps의 정보데이터와 1023개의 PN 코드로 대역확산된 신호를 BPSK 변조기를 건친후 주파수 천이기(Complex Spectral Shifter)를 이용하여 1.57542GHz 반송파에 의해 전송될때의 파형을 나타낸다.




그림 9. 주파수 천이기의 블럭도
Fig. 9. Block diagram of frequency shifter




그림 10. 송신 신호
Fig. 10. Transmitting signal

4) Down conversion

Down converter에서는 complex tone의 공액 복소수 값과 수신단에서 수신한 RF신호를 곱하여 PSK 변조신호로 downconverting 시킨다. 즉 Complex tone 출력신호는 complex conjugation 블럭을 거친 후, 수신된 RF신호에 곱해져 식 (3)과 같이 BPSK 변조신호 A(t)를 생성한다.

$$\begin{aligned}
 S_{out}(t) &= S_{RF}(t) \cdot \bar{T}_{OUT}(t) \\
 &= A(t)[\cos(2\pi f_c t) + j \cdot \sin(2\pi f_c t)] \cdot [\cos(2\pi f_c t) - j \cdot \sin(2\pi f_c t)] \\
 &= A(t) \tag{3}
 \end{aligned}$$

그림 11은 down converter의 블럭도를 나타낸다.




그림 11. RF 다운컨버터의 블럭도
Fig. 11. Block diagram of RF down converter

5) BPSK 복조기




그림 12. PSK matched filter의 블럭도
Fig. 12. Block diagram of PSK matched filter




그림 13. 복조기를 거친 후의 신호
Fig. 13. The output signal of modulator

그림 12는 PSK 복조기의 블럭도를 보여준다. 본 시뮬레이션에서는 BPSK 변조신호에 대해 디지털 정합필터를 이용하였다. 이때 사용된 디지털 정합필터는 INTEGRATE & DUMP 블럭에서 매 정보신호 간격마다 적분을 수행하고, INTEGRATE & DUMP 블럭의 출력을 PSK DETECTOR 블럭에서 BPSK 변조신호를 이진신호로 복구하는 과정을 수행한다. 그림 13은 복조된 신호의 시퀀스를 나타낸다. 그림 7에 보인 송신 정보신호와 PN 코드의 대역확산된 신호와 비교하면, 정보신호의 시퀀스에 시간지연이 발생하는 것을 제외하곤 두 신호가 일치함을 확인할 수 있다. 그러므로 그림 13에서의 출력신호를 디스플레이하기 위해 설계된 DLL의 입력으로 넣으면 DLL에서는 PN 시퀀스와 동기를 맞추어 50비트의 정보신호를 복원한다.

Ⅲ. 수신기 설계

Ⅲ-1. 지연 동기 루프

수신기내에서 발생시킨 C/A 코드 시퀀스를 수신된 특정 위성신호의 시퀀스에 locking시키는 기능을 수행하는 것이 지연동기루프이며, 이 루프의 성능이 수신기의 성능을 좌우한다. 비동기식 지연동기루프의 구성도는 그림 14와 같다⁽³⁾⁽⁴⁾.

루프를 locking하도록 하기 위한 정보를 얻기 위해서는 각 1/2 chip만큼씩의 early, late 된 수신기내의 C/A 코드와 수신된 신호 코드 사이의 빠르고 늦음을 검출해야 한다. 이 기능을 위하여, 일반적인 지연동기루프에서는 상관 믹서로부터 상관 적분기에 이르는 부분이 early 코드와 late 코드에 대하여 각각 병렬로 구성된다. 그림 14에서 상관믹서로부터 envelope detector에 이르는 부분이 상관값을 구하는 기능을 하며, early 코드에 대한 상관값과 late 코드에 대한 상관값이 감산기에 의하여 차가 구하여지며, 이 차에 의하여 오차전압을 구할 수 있게되며, 이 오차전압에 의하여 상




그림 14. 비동기식 Delay-Lock Loop
Fig. 14. Block diagram of noncoherent delay-lock loop

관 루프가 locking되도록 VCO가 조절된다

이상의 과정을 통하여, 1/4주기의 데이터만으로 1주기의 완벽한 클럭을 생성할 수 있다.

III-II. 직접 디지털 클럭 발생기

1) 직접 디지털 클럭 발생기 구성

직접 디지털 클럭 발생기는 주파수 입력 데이터로 입력된 값에 해당되는 클럭을 발생시키며, 또한 현재 발생되고 있는 클럭상태에서 위상변조 데이터로 입력된 값에 해당되는 만큼의 위상을 변화시키는 회로로서, 그림 15와 같이 위상 누산기와 위상 변조기, 그리고 위상-진폭 변환기로 구성된다.

발생시키고자 하는 클럭에 해당되는 주파수 입력 데이터는 위상 누산기에서 누산되고, 그 출력값은 위상변조 데이터와 합해져서 위상-진폭 변환기로 입력된다.

위상-진폭 변환기는 발생시키고자 하는 클럭의 1/4주기동안의 데이터를 포함하고 있는 롬과 이 데이터로 1주기의 완벽한 클럭을 만들어내기 위한 위상-진폭 변환 제어부로 구성된다. n비트의 위상 입력 비트중에서 하위의 n-2개의 비트만이 데이터 롬의 어드레스로 사용되고, 상위 2개의 비트는 1주기 클럭을 만들기 위한 제어비트로 사용된다. 이 중에서 상위 n-2 제어비트는 데이터 롬의 입력 어드레스를 반전시키는 제어 비트이고, 최상위 n-1 제어비트는 롬에서 출력되는 진폭값을 반전시키는 제어 비트이다.




그림 15. 직접디지털클럭 발생기의 구성도
Fig. 15. Block diagram of direct digital clock generator

2) 직접 디지털 클럭 발생기 설계

설계된 직접 디지털 클럭 발생기 회로는 그림 16과 같다. 설계된 회로는 4비트 주파수 입력 데이터를 계속 누산하는 누산기인 CSACC4, 주파수 누산값에 위상 변조값을 더하여 위상-진폭 변환기의 입력 위상값을 변조하는 위상 변조기인 CSADD4, 1/4 주기동안의 클럭 진폭값을 가지고 있는 ROM_REC2, 그리고 위상-진폭 변환 제어부로 구성되어 있다.

이 회로는 4.092MHz의 주클럭('CLK')으로부터 4




그림 16. 직접 디지털 클럭 발생기 회로도
Fig. 16. Direct digital clock generator circuit




그림 17. 직접 클럭 발생기의 시뮬레이션 결과
Fig. 17. Simulation result of DDS

비트의 주파수 입력 데이터('FC[0:3]')의 값 0, 2, 4, 8에 따라 각각 0Hz, 511.5KHz, 1.023MHz, 2.046MHz의 코드 클럭('OUT')을 만들어 내며, 또한 동기가 일치되지 않았을 경우에 발생하는 상관 오차를 줄이기 위하여 프로세서로부터 제공된 위상 변조값('PM[0:3]') 0, 4, 8, 12를 입력받아 클럭의 위상을 각각 0°, 90°, 180°, 270° 빠르게 변조시키는 기능을 수행한다.

3) 직접 디지털 클럭 발생기 의 시뮬레이션 결과

설계된 직접 디지털 클럭 발생기 회로의 시뮬레이션 결과는 그림 17과 같다. 4.092MHz의 주클럭에 맞추어 위상 변조값('PM')이 '0'인 경우, 즉 위상 변조를 하지않는 경우, 주파수 선택값('FC')이 '2'일때는 511.5KHz, '4'일때는 1.023MHz, 그리고 '8'일때는

2.046MHz의 클럭('OUT')이 발생되는 것을 확인할 수 있다.

또한, 주파수 선택값이 '4'인 경우, 위상 변조값이 '0' → '4'로 바뀌면 클럭의 위상이 이전 클럭의 위상보다 변조값의 변화량인 '4'에 해당되는 1/4칩(90°), '4' '12'로 바뀌면 위상이 변화량인

'8'에 해당되는 1/2칩(180°), 그리고 '12' → '0'로 바뀌면 위상이 변화량인 '12'에 해당되는 3/4칩(270°) 진상되는 것을 확인할 수 있다.

이상의 결과로부터 설계된 직접 디지털 클럭 발생기가 주어진 입력에 따라 해당 클럭을 정확히 발생시킬 수 있다.

Ⅲ-Ⅲ. C/A 코드 발생기

Gold 코드는 GPS와 직접 시퀀스 확산 스펙트럼 분

야에서 다중 접속 코드용으로 사용된다. 이러한 Gold 코드 발생기는 2개의 ML(maximal length) 시퀀스 발생기를 조합한 형태이며, Gold 코드는 ML 시퀀스보다 광대역 특성을 가지고 있다.

C/A 코드 발생기는 2개의 10비트 쉬프트 레지스터에 의한 ML 시퀀스 발생기의 출력을 모듈러-2 합성한 것이며, 구성도는 그림 18과 같다.

각각의 GPS 위성은 자기 다른 코드가 할당되어 있으므로, 각 위성을 선택하는 것은 그림 18에서처럼 프로세서로부터 보내진 위성마다 할당된 자기 다른 두 위성을 선택함으로써 이루어진다.

IV. 데이터 처리 알고리즘

지연동기 루프에서 역확산된 GPS 항법 데이터 신호는 복조기를 통하여 복조되며, 이 데이터를 처리하여야만 사용자의 위치 정보를 얻을 수 있다. 따라서, 프로세서에는 수신된 GPS 위성 신호에서 항법 데이터를 정확히 복조하기 위한 수신기 제어 알고리즘과 이 항법 데이터를 처리하여 최종 위치정보를 구하기 위한 항법 데이터 처리 알고리즘이 필요하게 된다. 이러한 데이터 처리

알고리즘은 그림 18과 같다.

여기에서, 수신된 신호의 2, 3번째 부프레임을 이용하여 위성의 지구 고정 좌표를 계산하는 과정은 표 1과 같다.

그리고, 4개의 위성을 선택하는 방법은 4개 위성의 추정위치와 추정시각의 오차항인 GDOP(Geometrical Dilution of Precision)을 계산하여 최소값을 갖는 위성을 선택하는 것이다. k번째 위성의 추정좌표 (ekx, eky, ekz)를 이용하여 GDOP을 계산하는 식은 식 (4)과 같다.

$$GDOP = \frac{\sqrt{H}}{GD} \tag{4}$$

$$\begin{aligned} H = & (-e_{2y}e_{3z} - e_{3y}e_{4z} + e_{4y}e_{3z} + e_{2y}e_{4z})^2 \\ & + 2(e_{3y}e_{4z} - e_{4y}e_{3z})^2 + 2e_{2y}^2(e_{4z}^2 + e_{3z}^2) \\ & + (e_{2x}e_{3z} + e_{3x}e_{4z} - e_{4x}e_{3z} - e_{2x}e_{4z})^2 \\ & + (-e_{3z} - e_{3x}e_{4z} + e_{4z} + e_{4x}e_{3z})^2 + e_{4z}^2(e_{2x}-1)^2 \\ & + e_{3z}^2(1-e_{2x})^2 + (-e_{2x}e_{3y} - e_{3x}e_{4y} - e_{4x}e_{2y} \\ & + e_{2x}e_{4y} + e_{3x}e_{2y} + e_{4x}e_{3y})^2 \\ & + (e_{3y} + e_{3x}e_{4y} - e_{4y} - e_{4x}e_{3y})^2 + (-e_{2y} - e_{2x}e_{4y} \\ & + e_{4y} + e_{4x}e_{2y})^2 + (e_{2y} + e_{2x}e_{3y} - e_{3y} - e_{3x}e_{2y})^2 \\ & + (e_{2x}e_{3y}e_{4z} - e_{4x}e_{2y}e_{3z} + e_{2x}e_{4y}e_{3z} + e_{3x}e_{2y} \end{aligned}$$




그림 18. C/A 코드 발생기
Fig. 18. Block diagram of C/A code generator

e_{4z})² 이고,

$$|G_u| = (e_{4y}e_{3z} - e_{3y}e_{4z})(1 - e_{2x}) + e_{2y}e_{4z}(1 - e_{3z}) - e_{2y}e_{3z}(1 - e_{4x}) \text{이다.}$$

그림 19에서 항법 알고리즘은 다음과 같은 순서로 처리된다⁽⁵⁾⁽⁶⁾.

① 선택된 4개 위성의 2, 3번째 부프레임 데이터를 이용하여 위성의 위치 (e_{kx} , e_{ky} , e_{kz})를 구 한다.

② 각 위성과의 의사거리

$$\hat{r}_k = \sqrt{[(x_k - x)^2 + (y_k - y)^2 + (z_k - z)^2]} + c\delta t_k$$

를 계산한다.

③ 사용자 위치를 예측하고 그 예측값 \hat{u} 를 이용하여, 의사거리 예측값 \hat{r} 을 구한다.

④ 의사거리 보정값($\delta r_k = r_k - \hat{r}_k$)을 계산한다.

⑤ 사용자 위치변량과 의사거리 변량사이의 관계를 나타내는 h_k 를 계산한다.

$$\delta r_k = h_k \delta u, \quad h_k = \left(\frac{x - e_{kx}}{r_k - b} \quad \frac{y - e_{ky}}{r_k - b} \quad \frac{z - e_{kz}}{r_k - b} \quad 1 \right)$$

⑥ 사용자 위치 보정값을 구한다. $\delta u = H^{-1} \delta R$

표 1. 위성의 지구고정좌표 계산과정

Table 1. Procedure to calculate satellite's earth fixed coordinate

$\mu = 3.986005 \times 10^{14} [\text{m}^3/\text{s}^2]$	지구 인력 정수의 WGS84 값
$\dot{\Omega}_e = 7.2921151467 \times 10^{-5} [\text{rad/s}]$	지구 회전각속도의 WGS84 값
$A = (\sqrt{a})^3$	준 장축
$n_0 = \sqrt{\frac{\mu}{A^3}}$	계산된 평균 운동
$t_k = t - t_{oe}$	위치추산력 기준 시간(epoch)
$n = n_0 + \Delta n$	보정된 평균 운동
$M_k = M_0 + nt_k$	평균 편차
$M_k = E_k - e \sin E_k$	편심 편차에 대한 케플러 방정식
$v_k = \tan^{-1} \left(\frac{\sqrt{1 - e^2} \sin E_k / (1 - e \cos E_k)}{(\cos E_k - e) / (1 - e \cos E_k)} \right)$	실제 편차
$E_k = \cos^{-1} \left(\frac{e + \cos v_k}{1 + e \cos v_k} \right)$	편심 편차
$\phi_k = v_k + w$	위도 항
$\delta_k = C_{us} \sin 2\phi_k + C_{uc} \cos 2\phi_k$	위도 보정항 } 2차 반경 보정항 } 하모닉(harmonic) 경사각 보정항 } 섭동
$\delta_k = C_{rc} \cos 2\phi_k + C_{rs} \sin 2\phi_k$	
$\delta_k = C_{ic} \cos 2\phi_k + C_{is} \sin 2\phi_k$	
$u_k = \phi_k + \delta_k$	보정된 위도항
$r_k = A(1 - e \cos E_k) + \delta_k$	보정된 반경
$i_k = i_0 + \delta_k (IDOT) t_k$	보정된 경사각
$x_k' = t_k \cos u_k$	궤도면에서 위치
$y_k' = r_k \sin u_k$	
$\Omega_k = \Omega_0 + (\dot{\Omega} - \dot{\Omega}_e) t_k - \dot{\Omega}_e t_{oe}$	보정된 상승하는 노드의 경도
$x_k = x_k' \cos \Omega_k - y_k' \sin \Omega_k$	지구 고정 좌표
$y_k = x_k' \sin \Omega_k + y_k' \cos \Omega_k$	
$z_k = y_k' \sin i_k$	




그림 19. 항법데이터 처리알고리즘
 Fig. 19. Navigation data processing algorithm

⑦ Hotelling 알고리즘을 사용하여 H¹를 갱신시킨다.

$$G_m = G_{m-1}(2I - HG_{m-1})$$

여기서, G₀는 H¹의 초기 추정치

⑧ 사용자 예측 위치를 갱신한다.

$$\hat{u} = \hat{u} + \delta u$$

V. 디지털 지연동기루프 합성

지연동기루프를 디지털로 구현하기 위하여, 수신된 C/A 코드와 데이터로 변조된 신호를 1.023MHz의 중간 주파수로 다운시킨 후, 중간주파수 C/A 신호에 1.023MHz의 캐리어를 곱하고 적분기를 통해 BPSK 복조한 후, 신호 속도의 4배인 4.092MHz의 클럭으로 1비트 A/D 변환을 하였다.




그림 20. 설계된 디지털 지연동기루프
Fig. 20. digital delay-lock loop circuit




그림 21. 설계된 C/A 코드 발생기
Fig. 21. C/A code generator circuit




그림 22. 지연동기루프 시뮬레이션 결과
Fig. 22. Simulation result of delay-lock loop

설계된 디지털 지연동기루프의 전체 회로도도 그림 20과 같다.

이 회로에서 CORREL16은 다운 컨버터로부터 A/D된 신호를 입력받아 발생된 C/A 코드와 상관을 구하여 상관 주기동안 상관값을 누산시키는 회로부로서, 상관 주기 간격으로 enable 신호에 의하여 상관 누산값을 출력하며, 그 값은 다음 enable 신호까지 유지된다. 또한 이 enable 신호에 맞추어 내부 누산기는 clear 된다.

CAGEN은 프로세서로부터 위상 선택 데이터를 받아 해당 위성의 C/A코드를 발생시키는 회로부이다. 설계된 C/A 코드 발생기 회로도도 그림 21과 같다.

DDS는 4.092MHz의 주 클럭으로부터 1.023MHz의 코드 클럭을 만들어 내며, 또한 동기가 맞지 않았을 경우에 발생하는 상관 오차를 줄이기 위하여 제환된 위상 변조값을 입력받아 클럭의 위상을 변조시키는 회로부이다.

EPL8은 발생된 C/A 코드를 1/2 chip 간격의 early 코드, punctual 코드, late 코드로 만드는 회로부이다.

설계된 디지털 지연동기루프의 시뮬레이션 결과는 그림 22와 같다.

이것은 A/D된 초기 입력신호가 2칩이상 빠른 경우의 결과이다. 첫 상관주기 동안의 상관 누산값을 구하고, 그 값을 DCON16에서 처리한 후, 처리결과를 직접 디지털 클럭 발생기의 위상 변조값으로 제환한다. 세번째 상관주기 동안의 상관 누산값과 누산차를 살펴보면, 상관 누산차가 0으로 오차가 보정되어 지연동기루프가 입력 신호와 동기됨을 확인할 수 있다. 디지털 지연동기루프는 이와같은 방식으로 계속 입력신호와 동기를 맞추고, 동기를 유지한다.

VI. 결 론

GPS는 위성들로부터 위성 자신의 위치, 시간 및 기타 오차 보정 요소에 관한 정보를 받아 사용자 자신의 정확한 위치를 측정하기 위한 시스템이다.

본 논문에서는 GPS 송수신기의 구조를 모델링 한 후 신호를 분석하였다. 시뮬레이션시 변조는 대역 확산 및 BPSK 변조를 사용하였으며, 복조 과정은 디지털 정합

필터를 이용한 BPSK 복조 방식을 사용하였다. 송신단에서의 정보 신호와 수신단에서의 복조된 신호의 시퀀스를 비교하면 정보신호의 시퀀스에 시간 지연이 발생하는 것을 제외하곤 결과가 일치함을 확인할수 있었다.

또 GPS의 신호를 처리하는 데이터처리 알고리즘을 제안하였으며 GPS 수신 시스템에서 핵심적인 C/A 코드 발생기, 직접 디지털 클럭 발생기, 그리고 코드 상관기로 구성되는 디지털 지연동기루프(DLL)를 설계하였다. 그리고 회로 시뮬레이션을 통하여 설계된 회로가 정확히 동작함을 확인하였다.

참고문헌

1. J. J. Spilker Jr., "GPS Signal Structure and Performance Characteristics," Jurnal of

Navigation, Vol. 25, No. 2, 1978.
 2. A. J. van Dierendonck, et al., "The GPS Navigation Message," Journal of Navigation, Vol. 25, No. 2, 1978.
 3. Colonel Wayne H. JONES, "NAVSTAR Global Positioning System : Progress Report," IEEE AES. Magazine, Mar. 1987.
 4. Tom Logsdon, The Navstar Global Positioning System, Van Nostrand Reinhold, 1992.
 5. Noe P. S., et al., "A Navigation Algorithm for the Low-Coast GPS Receiver," The Institute of Navigation, Vol. 1, 1980.
 6. V. N. Fadeeva, "Computational Methods of Linear Algebra", New York : 1959(Transl. : C. D. Benster).



李日鎭(Il Jin Lee) 정희원

1969년 10월 24일생
 1994년 2월 : 충북대학교 전자공학과 공학사
 1994년~현재 : 충북대학교 전자공학과 석사과정.

※주관심 분야 : 데이터 통신 이동통신, 신호처리, 위성 통신, 시스템설계 및 이용분야



朴種英(Jong-Young Park)정희원

1969년 4월 10일생
 1994년 2월 : 충북대학교 전자공학과 공학사
 1994년~현재 : 충북대학교 전자공학과 석사과정.

※주관심 분야 : 데이터 통신 이동통신, 신호처리, 통신소자, 시스템설계 및 이용분야



金俊泰(Joon-Tae Kim) 정희원

1970년 10월 24일생
 1994년 2월 : 대전산업대학교 전자공학과 공학사
 1995년~현재 : 충북대학교 전자공학과 석사과정.

※주관심 분야 : 이동통신, 신호처리, 회로설계, 위성 통신, 시스템설계 및 이용분야

柳興均(Heung Gyoon Ryu)

정희원

1959년 7월 10日生
 1982년 2월 : 서울大學交 電子工學科(B.S)
 1984년 2월 : 서울大學交 大學院 電子工學科(M.S)
 1989년 2월 : 서울大學交 大學院 電子工學科(Ph.D)
 1983년 1월~1983년 10월 : 韓國電子通信研究所 委囑研究員
 1988년 2월~現在 : 忠北大學交 工科大學 電子工學科 副教授
 ※主關心 分野 : 通信工學, 디지털 통신회로 설계, 信號處理 等