

Chip소자를 이용한 PLVCO의 설계 및 제작

정희원 하 성 재*, 이 용 덕*, 이 근 태*, 안 창 돈*, 흥 의 석*

The Design Fabrication PLVCO Using Chip Element

Sung-Jae Ha*, Yong-Deuk Lee*, Keun-Tae Lee*, Chang-Don An*, Ui-Seok Hong*

Regular Members

요 약

본 논문에서는 24.42 GHz 전압제어 Hair-Pin 공진 발진기, 주파수 분주기, 원총 증폭기, -10 dB 방향성 결합기, 위상 비교기를 이용하여 B-WLL용 PLVCO LO회로를 설계 및 제작하였다. 위상 고정된 발진기는 24.42 GHz에서 16.5 dBm의 출력을 나타내었으며 위상잡음은 중심주파수 24.42 GHz의 100 kHz offset된 지점에서 -76.3 dBc/Hz, 10 kHz offset에서 -72.8 dBc/Hz를 얻었다.

ABSTRACT

In this thesis, PLVCO(Phase Locked Voltage Controlled Oscillator) using 24.42 GHz voltage controlled hair-pin resonator oscillator, frequency divider, buffer amplifier, -10 dB directional coupler and phase detector is designed and fabricated for B-WLL. The PLVCO shows the oscillator output power of 16.5 dBm at 24.42 GHz, and phase noise of -76.3 dBc/Hz at 100 kHz offset, -72.8dBc/Hz at 10 kHz offset from fundamental frequency.

I. 서 론

현재 디지털 위성통신 및 디지털 위성 방송을 통한 고도의 정보 서비스가 디지털 전송 방식으로 제공되고 있는 시점에서 디지털 신호의 효율적인 전송을 위한 저 잡음 특성의 발진기의 중요성은 더욱 증대되고 있다. 위성통신/위성방송에 사용되는 BPSK, QPSK등과 같은 디지털 변조방식들은 반송파 위상 변조를 이용하므로 기존의 아날로그 전송기에 비하여 훨씬 높은 정확도의 위상정보처리 수준이 요구되고 있다. 특히 경제성이 요구되는 위성통신/위성 방송 수신부에 사용되는 저 위상 잡음 특성을 갖는 국부 발진기가 요구된다. 국부 발진기로 사용되는 발진기의 공진부는 안정성이 뛰어나고 온도 변화에 따른 영향이 적고 Q값이 높은 유전체 공진기를 이용하였으나 최근 RF부품들의 소형화, 경량화, 경제성 등의 요구에 따라 hair-pin과 같은 MMIC(Monolithic

microwave Integrated Circuit)화 하기에 적합한 공진기로 대체되고 있는 추세이다.

본 연구에서는 이러한 흐름에 마주어 B-WLL용 LO회로인 24.42GHz PLVCO를 알루미나기판에 설계 및 제작하여 MMIC로 구현 가능성을 보였다.

II. 아날로그 위상고정 발진기

II-1. Hair-pin 공진 발진기

일반적으로 발진기는 내부 증폭기, 공진기, 정제환 회로 등으로 이루어진다. 초기 발진은 능동소자에 공급되는 DC전력이 변하여 노이즈 레벨에서 발진이 시작되며 발진 출력은 점점 성장하여 정상상태에 이르러 안정된 정현파를 만들어낸다^{[1][3]}. 이때 소자는 RF전력을 생성함으로 부정저항을 가져야 한다. 트랜지스터는 2-단자망으로 보고 해석하면 편리하며 그림 2-1과 같은 2-단자망 발진기 모델은

* 광운대학교 전파공학과 초고주파연구실(ushong@daisy.kwargwoon.ac.kr)

논문번호 : K01192-0830, 접수일자 : 2001년 9월 30일

※ 이 논문은 2000년도 광운대학교 교내학술연구비에 의하여 연구되었음.

hair-pin 공진회로와 출력정합회로 등으로 구성되며 소신호에 의한 발진 조건은 다음과 같다.

- 발진조건1: $K < 1$ (K = stability factor)
 발진조건2: $\Gamma_{in} \Gamma_G = 1$
 발진조건3: $\Gamma_{out} \Gamma_L = 1$




그림 2-1. 2-단자망 발진기 모델

소신호에 의한 식 (1)의 발진조건 3가지를 모두 만족하여 발진이 시작되면 발진기의 출력전력이 증가하게 된다. 이렇게 되기 위해서는 다음 식 (2)의 두 조건이 필요하다.

$$\begin{aligned}|R_{out}(V, \omega_0)| &> 1.2 R_L(\omega_0) \\ X_{out}(V, \omega_0) + X_L(\omega_0) &= 0\end{aligned}\quad (2)$$

II-2. 주파수 분주기

그림 2-2는 재발생 주파수 분주기의 일반적인 개념도이다^[4]. 이 회로의 동작원리는 루프내의 임의의 곳에서 발생된 잡음을 위해서 출력 주파수 f_{out} 이 존재한다고 가정하는 것으로부터 출발한다. 이러한 가정으로부터 신호의 일부가 궤환되어 혼합기에서 입력신호인 f_{in} 과 혼합된다. 그 결과 $|f_{out} \pm f_{in}|$ 이 생성된다. 이것은 여파기와 증폭기를 거치게 되면서 $|f_{out} - f_{in}|$ 주파수만을 증폭하게 된다.




그림 2-2. 일반적인 재발생 주파수 분주기

만약 $f_{out} = f_{in}/2^{\circ}$ 이고, 회로내의 손실을 보상할 수 있을 정도로 충분한 루프이득이 있다면 이 회로

는 주파수 분주기로서 지속적인 역할을 할 것이다. 식 (3)은 이러한 조건을 나타낸다.

$$G_a > L_m + L_f + L_d \quad (3)$$

반면 입력신호가 없을 때는 식(4)가 성립된다.

$$G_a < L_m + L_f + L_d \quad (4)$$

이식의 의미는 입력 신호가 없을 때는 루프 자체내의 발진을 억제해야 한다는 것이다. 여기서 G_a 는 증폭기의 이득, L_m 은 mixer의 변환손실, L_d 는 방향성 결합기의 손실이다.

II-3. 저역통과 여파기

위상고정 루프에 있어서 저역통과 여파기는 다음과 같은 두 가지 기능을 하고 있다. 첫째는 위상 검출기의 출력전압에서 고주파 성분과 잡음을 제거하여 평균 직류전압을 공급한다. 둘째는 루프의 동 특성을 정하는 기본블록이기 때문에 루프 필터는 위상 검출기의 출력 전압으로부터 잡음과 고주파수 성분을 제거하여 평균 DC전압을 발생시키며 포착(Capture) 및 고정범위(Lock Range), 대역폭(Bandwidth) 그리고 과도 응답(Transient Response) 등과 같은 루프의 동적 성능(Dynamic Performance)을 결정한다. 본 논문에서는 능동 RC 필터를 사용하였으며 루프전달함수는 식 (5)와 같다.

$$H(s) = \frac{2\xi\omega_n s + \omega_n^2}{s^2 + 2\xi\omega_n s + \omega_n^2} \quad (5)$$

ω_n : 루프의 특성 주파수,
 ξ : 감쇠율(Damping Factor)

II-4. 샘플링 위상 비교기

샘플링 위상비교기에서는 발진기 또는 주파수 분주기에서 얻은 마이크로웨이브 출력신호와 balun으로 연결된 기준신호가 입력된다. 샘플링 위상 비교기의 내부에는 SRD(Step Recovery Diode), 2개의 쇼트키 다이오드, 높은 Q값을 갖는 결합콘덴서로 구성되어 있으며, 기준신호의 N번째 주파수와 마이크로웨이브신호 와 기준신호가 동시에 존재하는 경우에만 두 신호의 위상차인 전압을 얻을 수 있다^{[5][6]}.

III. PLHRO의 설계

본 논문에서 설계 및 제작된 24.42GHz PLHRO (Phase-locked Hair-pin Resonator Oscillator)는 그림 3-1에 나타내었으며 전압제어 발진기, 완충증폭기, 방향성 결합기, 주파수 분주기, 위상비교기의 마이크로웨이브 회로로 구성되었다.




그림 3-1. PLHRO의 구성도

설계 및 제작은 유전율 $\epsilon_r=9.8$, 높이 0.38 동박 두께 0.003mm인 알루미나 기판을 사용하였다. 위상 비교기로 사용된 SPD(Sampling Phase Detector)는 Alpha사의 SPD3472-018을 사용하였으며. 전압 제어 발진기의 능동소자는 PHEMT LP7612를 이용하여 HP-EEsof사의 Libra6.1로 simulation 하였다. 주파수 동조를 위한 바렉터 다이오드는 M/A-COM사의 MA46410을 사용하였다. 출력전력을 높이기 위한 증폭기는 LP7612를 사용하였으며 주파수 분주기에 사용한 능동소자는 LP7612를 이용하였다. 그림 3-2는 본 논문에서 설계된 hair-pin 공진 발진기의 출력으로 24.42GHz에서 15.6dBm의 출력과 27dBc이상의 제2차 고조파 억압을 갖도록 설계하였다. 그림 3-3은 주파수 분주기의 케이트 전압이 -0.77V이고 입력전력 5dBm일 때 주입되면 케이트 전압이 -0.76V로 상승하여 12.21GHz로 분주 특성을 나타내고 있음을 보여준다.




그림 3-2. 발진기의 출력전력




그림 3-3. 주파수 분주기의 출력특성

IV. 제작 및 측정

그림 4-1은 전압제어 hair-pin 공진 발진기의 출력 스펙트럼으로 중심주파수 24.42 GHz에서 11.33 dBm의 출력특성을 나타내고 있다. 그림 4-2에서는 주파수 분주기의 출력스펙트럼을 보인 것으로 24.42 GHz주파수로 5 dBm입력을 했을 때 중심주파수 12.21 GHz에서 7.67 dBm의 출력특성을 보이고 있다. 그림 4-3은 완충 증폭기의 특성으로 10.1 dB의 이득 특성과 -15 dBm하의 입력반사계수, -12 dB의 출력반사계수 특성을 나타낸다.




그림 4-1. VCHRO 출력 특성




그림 4-2. 주파수 분주기 출력특성




그림 4-3. 완충증폭기 출력특성

그림 4-4는 위상 고정 hair-pin 공진 발진기의 출력 스펙트럼으로 중심주파수 24.42 GHz에서 16.5 dBm의 출력을 얻었으며 위상이 고정된 후에는 출력 특성이 월등히 향상되었음을 알 수 있다. 그림 4-5에서는 위상잡음 특성을 측정한 것으로 Carrier로부터 100kHz offset된 지점에서 -76.34 dBc/Hz를 나타내고 있다. 그림 4-6, 4-7은 제작된 PLHRO의 회로의 실물사진이며 그림 4-8은 위상고정 소스의 실물 사진이다.




그림 4-4. PLHRO 출력특성




그림 4-5. PLHRO 위상잡음 특성



그림 4-6. VCHRO 실물사진



그림 4-7. 주파수 분주기 실물사진




그림 4-8. 위상고정 소스

V. 결 론

PHEMT LP7612칩 소자를 이용하여 알루미나 기판에 hair-pin 공진 발진기, 주파수 분주기를 설계 및 제작 후 접적화 한 위상 고정 hair-pin 공진 발진기의 출력은 24.42GHz에서 16.5dBm 의 출력을 얻었으며 위상잡음특성은 Carrier에서 100kHz offset된 지점에서 -76.34 dBc/Hz를 얻었다.

본 논문에서 설계 및 제작된 PLVCO 타입 LO회로는 소형화 및 MMIC화의 추세에 부합되게 제작되었으며 제작시 공정을 좀더 고려하여 제작된다면 B-WLL용 국부발진기의 신호원으로 사용할 수 있으며 MMIC화에 응용할 수 있을 것이다.

참 고 문 헌

- [1] B. Bhartia, *Microwave Solid-state Circuit Design*, JOHN WILEY & SONS, 1988.
- [2] I Bahl and P. Bhartia, *Microwave solid state circuit design*, A Wiley-Inter Science Pub, chap. 9, 1992.
- [3] E. Holtzman, *Solid-state microwave power oscillator design*, Artech House, Boston.

- London, chap. 3, 1992.
- [4] Christen Rauscher, "Regenerative Frequency Division with a GaAsFET," IEEE Trans. Microwave Theory Tech., vol. 32, No. 11, pp.1461-1468, November 1984.
- [5] Alpha Semiconductor Division, Sampling phase detectors, Data Sheet, Mar. 1990.
- [6] Metelics corporation, The sampling phase detector, Application Note, Apr. 1990.

이 용 덕(Yong-Deuk Lee)


한국통신학회논문지 제25권 제11B호 참조

홍 의 석(Ui-Seok Hong)

한국통신학회논문지 제25권 제11B호 참조

하 성 재(Sung-Jae Ha)

정회원



1999년 2월 : 광운대학교
제어계측공학과 졸업
2001년 2월 : 광운대학교
전파공학과 공학석사
2001년 3월 ~ 현재 : 광운대학교
전파공학과 박사과정

<주관심 분야> RF/Microwave 회로설계, MMIC

이 근 태(Keun-Tae Lee)

정회원



1978년 2월 : 경북대학교
전자공학과 졸업
1980년 2월 : 서울대학교
전자공학과 공학석사
2001년 3월 ~ 현재 : 광운대학교
전파공학과 박사과정

<주관심 분야> RF 시스템 회로설계

안 창 돈(Chang-Don An)

정회원



1988년 2월 : 부산대학교
전자공학과 졸업
2000년 2월 : 광운대학교
전파공학과 공학석사
2001년 3월 ~ 현재 : 광운대학교
전파공학과 박사과정

<주관심 분야> 초고주파 회로설계