

피드백 저항 제어에 의한 무선랜용 가변이득 저전압구동 저잡음 증폭기 MMIC

준희원 김근환*, 정희원 윤경식*, 정희원 황인갑**

A Variable-Gain Low-Voltage LNA MMIC Based on Control of Feedback Resistance for Wireless LAN Applications

Keun-Hwan Kim* Associate Member, Kyung-Sik Yoon*, In-Gab Hwang** Regular Members

요약

본 논문에서 ETRI $0.5\mu m$ MESFET 라이브러리 공정을 이용하여 동작 주파수 5GHz대 저전압구동 가변이득 저잡음 증폭기 MMIC를 설계 및 제작하였다. 이 저잡음 증폭기는 HIPERLAN/2의 Adaptive Antenna Arrays와 함께 사용할 수 있도록 이득조절이 가능하도록 설계하였다. 가변이득 저잡음 증폭기는 2단 캐스케이드 구조이며, 게이트전압에 따라 채널저항이 제어되는 증가형 MESFET과 저항으로 구성된 부귀환 회로를 제안하였다. 제작된 가변이득 저잡음 증폭기의 측정값은 $V_{DD}=1.5V$, $V_{GG1}=0.4V$, $V_{GG2}=0.5V$ 일 때 5.5GHz의 중심 주파수, 14.7dB의 소신호 이득, 10.6dB의 입력 반사손실, 10.7dB의 출력 반사손실, 14.4dB의 가변이득, 그리고 잡음지수 2.98dB이다. 또한, 가변이득 저잡음 증폭기는 -19.7dBm의 입력 P1dB, -10dBm의 IIP3, 52.6dB의 SFDR, 그리고 9.5mW의 전력을 소비한다.

Key Words : Variable-Gain, LNA, MMIC, Wireless LAN, Feedback-Resistance

ABSTRACT

A variable-gain low-voltage low noise amplifier MMIC operating at 5GHz frequency band is designed and implemented using the ETRI $0.5\mu m$ GaAs MESFET library process. This low noise amplifier is designed to have the variable gain for adaptive antenna array combined in HIPERLAN/2. The feedback circuit of a resistor and channel resistance controlled by the gate voltage of enhancement MESFET is proposed for the variable-gain low noise amplifier consisted of cascaded two stages. The fabricated variable gain amplifier exhibits 5.5GHz center frequency, 14.7dB small signal gain, 10.6dB input return loss, 10.7dB output return loss, 14.4dB variable gain, and 2.98dB noise figure at $V_{DD}=1.5V$, $V_{GG1}=0.4V$, and $V_{GG2}=0.5V$. This low noise amplifier also shows -19.7dBm input P1dB, -10dBm IIP3, 52.6dB SFDR, and 9.5mW power consumption.

I. 서론

최근 노트북 PC와 PDA 등과 같은 휴대용 단말기의 보급이 확산됨에 따라 이를 장소에 관계없이 네트워크에 연결시키는 수단으로 무선랜의 사용이 증가하고 있다. 무선랜은 이동성, 휴대성 및 간편

성 등의 이점으로 인하여 응용분야가 확대되고 있으며, 무선랜의 경우 기존의 1~2Mbps 전송속도는 2.4GHz의 IEEE 802.11b에서 최대 54Mbps의 데이터 전송속도를 지원하는 5GHz대의 IEEE 802.11a와 HIPERLAN/2로 발전하고 있다.

본 논문에서 제작하고자 하는 저잡음 증폭기는

* 고려대학교 전자 및 정보공학부 (corresponding author : ksyoon@korea.ac.kr), ** 전주대학교 공학부 전기전자전공

논문번호 : KICS2004-09-186, 접수일자 : 2004년 9월 7일

※ 본 연구는 고려대학교 특별연구비에 의하여 수행 되었으며, IDEC의 설계도구 지원에 의하여 연구 되었음.

작은 전력을 소비하면서도 높은 이득과 선형성이 우수하며, HIPERLAN/2의 고속 데이터 전송율과 심벌간 간섭 효과를 최소화하기 위해 사용되는 Adaptive Antenna Array와 함께 사용할 수 있도록 이득 조정이 필요하다.^[1,2,3] 그러므로, 저전압으로 구동되는 가변이득 저전압 증폭기를 구현하기 위하여 캐스코드(cascode) 구조^[4]를 사용하는 대신에 피드백 저항 제어에 의한 이득조절이 가능한 캐스케이드(cascade) 구조를 제안하였다. HIPERLAN/2의 규격을 고려하여 도출한 저잡음 증폭기의 설계규격^[2]은 이득이 16dB 이상, 가변이득은 15dB 이상, 입력 반사손실 15dB 이상, 출력 반사손실 15 dB 이상, 잡음지수 2.5dB 이하, IIP3는 -10dBm 이상, 입력 P1dB는 -20dBm 이상, 소비전력은 10mW 이하, SFDR(Spurious Free Dynamic Range)은 50dB 이상으로 하였다. 따라서, 선형성, 저전압 구동, 가변이득 범위를 고려하여 MESFET의 크기를 최적화하여 잡음특성이 우수한 0.5μm GaAs MESFET로 ETRI가 지원하는 IDEC MPW 공정으로 제작하였다.

II. 저전압구동 가변이득 저잡음 증폭기 설계

2.1 피드백 저항 제어를 이용한 증폭기 구조

가변이득 저잡음 증폭기 구조로 가장 널리 사용되는 캐스코드 구조는 공통 소오스 증폭기와 공통 게이트 증폭기가 직렬로 연결되어 각 증폭기가 같은 전류를 공유함으로써 작은 전류를 사용한다는 장점이 있지만, 각 증폭기에 전원전압의 절반 정도가 인가되므로 구동전압 및 잡음특성의 관점에서는 캐스케이드 구조보다 우수한 특성을 보여 주지 못한다.^[5]

따라서, 본 논문에서는 그림 1과 같은 저전압 구동이 가능하도록 캐스코드 구조 대신에 캐스케이드 구조를 사용하였으며, 안정도를 보장하기 위하여 드레인 단자와 게이트 단자 사이에 부귀환(negative feedback) 회로를 사용하였다. 그림 1에서 접선 사각형안의 부귀환 회로에 능동소자인 MESFET을 사용함으로 MESFET의 게이트 전압에 따라 채널저항 값의 변화를 이용하여 증폭기의 이득조절이 가능하여 이득 가변을 위한 별도의 회로가 필요하지 않은 이점이 있다. 또한, 부귀환 회로로 MESFET을 사용하여 증폭기 MESFET의 드레인과 게이트 사이의 바이어스 전압 분리를 위한 커패시터를 사용하지 않아도 되는 이점도 있다.

부귀환에 사용된 MESFET은 증가형 GaAs MESFET으로 MESFET의 드레인-소오스간의 채널 저항을 피드백 저항으로 이용하였다. 그림 1에 보이는 바와 같이 증폭기 MESFET의 드레인 단자와 게이트 단자 사이에 저항과 직렬로 부귀환 MESFET의 드레인 단자와 소오스 단자를 연결하였다. 부귀환회로에 사용된 게이트 폭이 200μm인 증가형 GaAs MESFET의 선형영역의 전압-전류 특성을 그림 2에 도시하였다. 이 전류-전압 특성으로부터 게이트 전압이 0.1V에서 0.4V의 변화에 대하여 채널 저항이 약 1kΩ에서 50Ω 정도 변하는 것을 알 수 있다. 부귀환 MESFET의 게이트 단자는 MESFET의 채널저항 값을 바꾸어 증폭기의 이득을 가변 시켜주는 이득 조절 단자로 사용되었으며, 전력 소모를 최소로 하기 위하여 MESFET과 직렬로 연결된 저항 값을 조정하여 MESFET의 드레인-소오스간의 전류가 100μA 이내가 되도록 정하였다. 이때 소모되는 전력은 수십 μW로 부귀환 MESFET에 의한 전력소모를 최소화하였다.




그림 1. 캐스케이드 구조의 가변이득 저잡음 2단 증폭기 회로도




그림 2. 피드백 저항으로 사용된 증가형 MESFET의 선형영역의 전류-전압 특성

2.2 첫째단 증폭기의 설계

증폭기 설계규격은 전체이득이 16dB, 소비전력이

10mW 이하, 이득 제어가 15dB 이상, 입력 P1 dB 가 -20dBm 이상이다. 5GHz 대역에서 이득 16dB 는 하나의 MESFET으로 구현하기에는 큰 이득이므로 전체 증폭기를 2단 증폭기로 구성하였다. 표1에서 보는 바와 같이 첫째단과 둘째단의 이득과 전력 소비는 각 단의 이득과 전력 소비를 적절히 분배하여 최상의 동작이 되도록 설계하였다. 첫째단과 둘째단의 전력소비는 각 단의 이득을 먼저 정하고 설계규격의 입력 P1 dB인 -20dBm으로부터 유추하여 첫째단의 소비전력을 3mW로 둘째단의 소비전력을 6mW로 분배하여 전체 소비전력이 9mW로 설계규격을 만족하도록 하였다. 이 경우 예상되는 각 단의 증폭기 효율과 출력 P1dB는 첫째단의 증폭기를 A 급 증폭기로 가정할 때 각각 3.5%와 -9.79dBm, 둘째 단의 경우 7%와 -3.77dBm으로 설계 규격의 입력 P1 dB를 충분히 만족시킬 수 있다

표 1. 증폭기 각 단의 설계 규격

	전체	첫째단	둘째단
소비전력	9 mW	3 mW	6 mW
입력 P1dB	-20 dBm	-20 dBm	-10 dBm
출력 P1dB	-4 dBm	-10 dBm	-4 dBm
이득	16 dB	10 dB	6 dB
이득제어	15 dB	5 dB	10 dB

첫째단에 사용된 MESFET은 3mW의 소비전력을 고려한 바이어스 점인 $V_{DS}=1.5V$, $V_{GS}=0.4V$, $IDS=2.1mA$ 에서 최소 잡음 지수를 주는 게이트 길이 $0.5\mu m$ 게이트 폭 $2\times 50\mu m$ 인 증가형 GaAs MESFET으로 결정하였다. 이득 가변이 되더라도 증폭기의 안정도가 보장되어야 하므로, 그림 3과 그림 4에 피드백 저항 값에 따른 안정도와 증폭기의 이득을 각각 시뮬레이션하여 나타내었다. 피드백 저항 값이 $1k\Omega$ 에서 $9k\Omega$ 까지는 안정도가 보장되며, 이 경우 최대 이득은 약 5.5dB에서 12dB까지 변하였다. 부귀환 회로에 흐르는 전류를 고려하여 8kW의 저항과 부귀환 MESFET을 직렬로 연결하였으며, 부귀환 MESFET의 크기는 안정도를 고려하여 $4\times 50\mu m$ 증가형 MESFET을 사용하여 최대이득 11.6dB 를 얻었다.

입력단 DC 블록으로 $6pF$ 커파시터를 사용하였고 RF 초크는 잡음 특성의 향상을 위해 4.25 회전 마이크로스트립 나선형 인덕터를 사용하였다. 입력 정합 수동 소자의 수를 최소화하기 위하여 3.75회전 나선형 인덕터만을 사용하였으며, 출력 정합은 π -구




그림 3. 부귀환 저항 크기 변화에 따른 첫째단 증폭기 안정도의 변화





그림 4. 부귀환 저항 크기 변화에 따른 첫째단 증폭기 이득의 변화

그림 5. $V_{DS}=1.5V$, $V_{GS}=0.4V$, $V_{C1}=0.55V$ 일 때 S-파라미터 ($S11: X$, $S21: \triangle$, $S22: O$)

조로 설계하였다. 부귀환 증가형 MESFET 게이트 저항 V_{C1} 을 0.55V~0.8V까지 변화할 때 가변 이득 6dB 이상을 확인하였다. $V_{DS}=1.5V$, $V_{GS}=0.4V$, $V_{C1}=0.55V$ 일 때 그림 5에서 S11은 -17.25dB, S21은 9.3dB, S22는 -19dB이다.

2.3 둘째단 증폭기의 설계

전체 증폭기의 설계규격에서 둘째단 증폭기의 특성을 유추할 수 있으며, 표 1에 보이는 바와 같이




그림 6. 부귀환 저항 크기 변화에 따른 둘째단 증폭기의 이득 변화

소비전력 6mW, 이득 6dB, 가변이득 10dB이다. 증폭기의 구조는 첫째단 증폭기와 같으며 MESFET의 크기도 첫째단 증폭기에서와 같이 $2 \times 50\mu\text{m}$ 증가형 MESFET을 사용하였다. 바이어스 점은 선형성을 고려하여 50% Idss 지점인 $\text{VDS}=1.5\text{V}$, $\text{VGS}=0.5\text{V}$, $\text{IDS}=3.8\text{mA}$ 로 정하였다.

첫째단 증폭기에서와 마찬가지로 부귀환 저항 값에 따른 이득과 안정도에 대한 시뮬레이션을 수행하였으며, 그림 6과 그림 7에 보이는 바와 같이 부귀환 저항 값이 $2\text{k}\Omega$ 에서 $16\text{k}\Omega$ 까지 변할 때 이득은 약 8.2dB에서 11.5dB까지 변하며, 안정도는 20GHz 까지 전 주파수 대역에서 만족된다. 시뮬레이션에 사용된 부귀환 저항 값은 부귀환 MESFET과 직렬 저항으로 대치되었으며, $10 \times 50\mu\text{m}$ 증가형 MESFET 과 $12\text{k}\Omega$ 의 저항을 사용하여 최대이득 11.18dB를 얻었다.

둘째단의 입력 DC 블록 커패시터는 6pF , 출력 DC 블록 커패시터로 5pF 을 사용하였고, RF 초크는 4.25 회전 마이크로스트립 나선형 인덕터를 이용하였다. 입력 정합은 L-타입의 구조이며, 출력 정합은 π -구조로 설계하였다. 부귀환 증가형 MESFET 게이트 제어 전압 $\text{V}_{\text{C}2}$ 가 $0.6\text{V} \sim 0.83\text{V}$ 까지 변화할 때 9.52dB의 가




그림 7. 부귀환 저항 크기 변화에 따른 둘째단 증폭기의 안정도 변화




그림 8. $\text{V}_{\text{DS}}=1.5\text{V}$, $\text{V}_{\text{GS}}=0.5\text{V}$, $\text{V}_{\text{C}2}=0.6\text{V}$ 일 때 S-파라미터 (S11: x, S21: v, S22: o)




그림 9. 가변이득 저잡음 증폭기의 소신호 특성 (S11: X, S21: v, S22: O)

변 이득을 확인하였다. 둘째단 증폭기가 $\text{V}_{\text{DS}}=1.5\text{V}$, $\text{V}_{\text{GS}}=0.5\text{V}$, $\text{V}_{\text{C}2}=0.6\text{V}$ 일 때 그림 8과 같이 S11은 -30dB, S21은 9.5dB, S22는 -29.2dB이다.

또한, 첫째단과 둘째단을 인터스테이지 정합으로 수동소자를 최소화하였으며 출력 정합은 π -구조로 설계하였다. 설계된 2단 증폭기의 첫째단 부귀환 증가형 MESFET의 게이트 제어전압($\text{V}_{\text{C}1}$)이 0.55V~0.9V, 둘째단 부귀환 증가형 MESFET의 게이트 제어 전압




그림 10. 2단 가변이득 저잡음 증폭기의 잡음특성

(V_{C2})이 0.6V~0.85V로 변할 때 0dB~17.5dB의 이득변화를 확인하였다. 설계된 2단 증폭기의 소신호 특성은 $V_{DS}=1.5V$, $V_{GG1}=0.4V$, $V_{GG2}=0.5V$, $V_{CI}=0.55V$, $V_{C2}=0.6V$ 일 때 그림 9에서 보는 바와 같이 $S11=-18.2dB$, $S21=17.5dB$, $S22=-19dB$ 이다. 잡음 특성은 그림 10에서 보는 바와 같이 5.8GHz에서 최소가 되도록 잡음정합을 고려하였으며 잡음지수는 2.4dB이다. 또한, 저잡음증폭기의 신호왜곡 및 선형 특성을 살펴보기 위하여 중심주파수 5.8GHz에서 1-톤 및 1MHz 폭의 2-톤 하모닉밸런스 시뮬레이션결과로 -19.7dBm의 입력 P1dB와 -9.5dBm의 입력 IP3를 얻었으며 소비전력은 9.1mW이다.

III. 가변이득 저잡음 증폭기의 측정 결과

그림 11은 제작된 가변이득 저전압구동 저잡음증폭기의 칩 사진이고, 칩의 크기는 $1.4 \times 1.2 \text{ mm}^2$ 이다.

제작된 가변이득 저전압 구동 저잡음 증폭기는 HP8510C 회로망분석기(Network Analyzer)를 이용하여 측정하였다. 회로망분석기를 4.5~7.0GHz의 주파수 범위에서 그림 1의 $V_{DD}=1.5V$, $V_{GG1}=0.4V$, $V_{CI}=0.5V$, $V_{GG2}=0.5V$, $V_{C2}=0.6V$ 에서 소신호 특성을 측정한 결과를 그림 12에 나타내었다. 중심 주파수 5.5GHz에서 이득 14.7dB, 입력 반사계수 10.6dB, 출력 반사계수 10.7dB이다. 잡음지수 측정결과는 그림 13에 나타내었으며 5.5GHz에서 잡음지수 2.98dB이다. 이는 설계 결과보다 중심 주파수는 300MHz, 이득은 2.8dB, 입출력 반사계수는 약 9dB 감소했고 잡음지수는 약 0.6 dB 증가 했음을 보여주며 상세한 내용은 표 2에 요약되어 있다.




그림 11. 제작된 가변 이득 저잡음 증폭기의 칩 사진




그림 12. 제작된 가변이득 저잡음 증폭기의 소신호 특성
(S11: X, S21: ◇, S22: O)




그림 13. 제작된 가변이득 저잡음 증폭기의 잡음 지수(●)

또한, 제작된 가변이득 저잡음 증폭기는 $V_{DD}=1.5V$, $V_{GG1}=0.4V$, $V_{GG2}=0.5V$ 에서 9.5mW의 전력을 소비하였다. 그림 14에서 보는 바와 같이 첫째단 증폭기의 부귀환 MESFET의 게이트 제어 전압 (V_{CI})이 0.5V~0.8V, 둘째단 부귀환 MESFET의 게이트 제어 전압(V_{C2})이 0.6V~0.9V로 변할 때, 전체 이득이 양의 값을 갖는 범위 안에서 총 14.4dB의 가변이득을 얻을 수 있다. 그림 15와 그림 16은 가변이득 저잡음증




그림 14. 부귀환 회로 증기형 MESFET의 게이트 제어 전압 변화에 따른 S21의 변화
◆: 둘째단 부귀환 증기형 MESFET 게이트 제어 전압 0.6V
■: 둘째단 부귀환 증기형 MESFET 게이트 제어 전압 0.7V
▲: 둘째단 부귀환 증기형 MESFET 게이트 제어 전압 0.8V
●: 둘째단 부귀환 증기형 MESFET 게이트 제어 전압 0.9V

폭기의 선형성을 알아보기 위하여 1-톤 P1 dB 측정과, 1MHz 폭의 2-톤 IIP3에 대한 측정결과이다. 출력 P1 dB가 -5dBm이므로 이득 14.7dB를 고려할 때 -19.7dBm의 입력 P1dB를 얻을 수 있으며, 2-톤 측정으로부터 IIP3가 -10dBm이므로 약 200 MHz의 대역 폭에 대하여 계산한 SFDR^[6]은 52.6dB이다. 제작된 저잡음 증폭기에서 최대이득이 얻어지는 중심 주파수와 입출력 반사계수가 이동한 원인은 수동소자의 변화에 민감한 정합회로구조에 기인한 것으로 판단된다.




그림 15. 제작된 가변이득 저잡음 증폭기의 1-톤 P1 dB 측정




그림 16. 제작된 가변이득 저잡음 증폭기의 2-톤 IIP3 측정

IV. 결 론

본 논문에서 $0.5\mu m$ GaAs MESFET으로 5GHz대 무선랜에 사용 가능한 가변이득 저잡음증폭기를 MMIC로 설계 및 제작하였다. 이 저잡음증폭기는 저전압으로 구동하기 위하여 2단 캐스케이드 구조이며, 증가형 MESFET과 직렬저항을 드레인 단자와 게이트 단자 사이에 귀환회로로 사용하였다. 부귀환 회로에 사

표 2. 가변이득 저잡음 증폭기의 설계 규격과 설계값 및 측정값

	설계 규격	설계값	측정값
중심 주파수	5.8 GHz	5.8GHz	5.5GHz
소비 전력	10mW이하	9.1mW	9.5mW
이득	16dB이상	17.5dB	14.7dB
이득 제어 범위	15dB이상	17dB	14.4dB
입력 반사 손실	15dB이상	18.2dB	10.6dB
출력 반사 손실	15dB이상	19dB	10.7dB
잡음 지수	2.5dB이하	2.4dB	2.98dB
입력 P1dB	-20dBm이상	-19.7dBm	-19.7dBm
입력 IP3	-10dBm이상	-9.5dBm	-10dBm
SFDR	50dB이상	53.06dB	52.6dB

용된 증가형 MESFET의 채널저항이 게이트 제어전압에 의하여 가변되므로, 이 피드백 채널저항 값에 따라 증폭기의 이득이 제어 된다.

첫째단 증폭기는 잡음 지수를 최소로 하며, 낮은 소비 전력을 고려하여 $2 \times 50\mu m$ 증가형 MESFET의 $V_{DD}=1.5V$, $V_{GG1}=0.4V$ 를 바이어스점으로 정하였다. 부귀환 회로는 안정도와 전력소비를 고려하여 $4 \times 50\mu m$ 증가형 MESFET과 $8k\Omega$ 으로 설계하여 첫째단 증폭기가 무조건적인 안정과 11.16dB의 최대 이득을 갖도록 하였다.

둘째단 증폭기는 선형성을 고려하여 $2 \times 50\mu m$ 증가형 MESFET의 50% $Idss$ 점인 $V_{DD}=1.5V$, $V_{GG2}=0.5V$ 를 바이어스점으로 정하고, 부귀환 회로는 $10 \times 50\mu m$ 증가형 MESFET과 $12k\Omega$ 으로 설계하여 둘째단 증폭기가 무조건적인 안정과 11.18dB의 최대이득을 얻었다.

$1.4 \times 1.2mm^2$ 크기로 제작된 2단 저잡음 증폭기는 $V_{DD}=1.5V$, $V_{GG1}=0.4V$, $V_{Cl}=0.5V$, $V_{GG2}=0.5V$, $V_{C2}=0.6V$ 에서 중심 주파수 5.5GHz, 이득은 14.7dB, 입력 반사계수는 10.6dB, 반사 계수는 10.7dB, 가변 이득은 14.4dB, 입력 P1dB는 -19.7dBm, IIP3는 -10dBm, SFDR은 52.6dB, 그리고 소비 전력은 9.5mW이다.

제작된 저잡음 증폭기의 측정결과와 설계한 저잡음 증폭기에서 최대이득이 얻어지는 중심 주파수와 입출력 반사계수가 이동한 원인은 수동소자의 변화에 민감한 정합회로구조에 기인한 것으로 판단된다. 따라서, MMIC 저잡음 증폭기를 설계 시 여러 고려 요건 중에서 특히 수동소자값의 변화에 대하여 영향이 적은 입출력 정합회로 등을 고려한다면 5GHz대역에서 선형성이 우수한 저전압으로 구동이 가능한 무선랜용 가변이득 저잡음증폭기의 MMIC 제작이 가능할 것으로 기대된다.

참 고 문 헌

- [1] U. Lott, "Low DC Power Monolithic Low Noise Amplifier for Wireless Applications at 5 GHz," *Microwave and Millimeter-Wave Monolithic Circuits Symposium, Digest of Papers*, pp. 81-84, June 1996.
- [2] F. Elling, U. Lott and W. Bachtold, "A 5.2GHz Variable Gain LNA MMIC for Adaptive Antenna Combining," *IEEE MTT-S International Microwave Symposium, Anaheim, pp.501-504*, June 1999.
- [3] M. Kumarasamy Raja, Terry Tear Chin Boon, K. Nuntha Kumar and Wong Sheng Jau, "A Fully Integrated Variable Gain 5.75 GHz LNA with on chip Active Balun for WLAN", *IEEE Radio Frequency Integrated Circuits Symposium*, pp. 439-442, June 2003.
- [4] 박훈, 윤경식, 황인갑, "거동모델을 이용한 무선랜용 MMIC 가변이득 저잡음 증폭기 설계," *한국통신학회논문지*, 제 29권 6A호, pp. 697-704, 2004.
- [5] Ren Chieh Liu, Chung Run Lee, Huei Wang and Chorng Kuang Wang, " A 5.8 GHz Two-Stage High Linearity Low Voltage Low Noise Amplifier in a $0.35\mu m$ CMOS Technology", *IEEE Radio Frequency Integrated Circuits Symposium*, pp. 221-224, May 2002.
- [6] Kai Chang, *Microwave Solid-State Circuits and Applications*, Wiley-Interscience Pub. 1994.

김 근 환 (Keun-Hwan Kim)



준희원

2002년 : 고려대학교 전자 정보공학과 학사
2004년 : 고려대학교 전자 정보공학과 석사

<관심분야> 초고주파회로 설계 및 모델링, LTCC

윤 경 식 (Kyung-Sik Yoon)




정희원

1971년 : 서울대학교 공과대학
전자공학과
1977년 : Univ. Louis Pasteur de Strasbourg D.E.A
1988년 : Univ. of Utah 전자
공학 박사
1978년 ~ 1982년 : 한국해양
연구소 해양기기실 실장
1988년 9월~현재 : 고려대학교 전자 및 정보공학
부 교수

<관심분야> 초고주파소자 모델링, 초고주파회로 설
계

황 인 갑(In-Gab Hwang)



정희원

1981년 : 연세대학교 전기공학과 학사
1983년 : 연세대학교 전기공학
과 석사
1992년 : 아리조나주립대 전기
및 컴퓨터학과 박사
1984년 ~ 1986년 : 삼성전자
연구소 선임연구원
1993년 ~ 1995년 : 한국전자
통신연구원 선임연구원

1995년 ~ 현재 : 전주대학교 공학부 전기전자전공
부교수
<관심분야> : RF 소자 및 회로설계, Semiconductor
Device Physics