

〈論 文〉

廣帶域 信號傳送을 위한 Digital ADM에 關한 研究

(Study on the Digital ADM for Expanding the Frequency Range)

李 潤 鉉* · 金 正 善**

(Lee, Yun Hyun) (Kim, Jung Sun)

(접수일자 80. 12. 10)

要 約

電話信號에 대하여 syllabic companding 과 비슷한 變形된 ADM을 論하였다. 入力과 歸還回路를 포함한 大部分의 回路에 digital 技法을 사용함으로 DM의 IC化가 용이하게 된다.

廣帶域 ADM의 slope over load 最適化, 安定化, SNR에 對하여 解析하였고 實驗 結果 周波數帶域이 改善됨을 確認하였다.

Abstract

Adaptive version of the delta modulator that is akin to syllabic companding for telephony is described.

A digital technique is used to sense the slope of the input signal and to control the amplitude of the pulses supplied to the RC network in the feed back loop. Thus the development was stimulated by the suitability of delta modulator for low-cost integrated circuits.

Analysis are made of the optimum overload characteristics, stability, SNR for improving the frequency range and these results have been experimentally verified.

I. 緒 論

지난 數年間 adaptive delta modulation(ADM)에 의하여 speech 나 TV signal과 같은 nonstationary signal의 encoding에 대하여 많은 관심이 되어 왔다.

DM은 system의 有限한 step size에 기인한 quantization noise와 slope over load noise 때문에 PCM에 비하여 넓은 周波數帶域에서適用이 어렵게 된다. 入力信號變化에 대하여 最適隨行(最大 S/N_Q)이 이루어지도록 하기 위해서는 slope loading factor를 可變시켜 DM system을 넓은 範圍의 入力信號가 stationary signal이면 linear DM動作으로 適合한 load가 되고, nonstationary signal일 때는 변화하는 signal parameter에 따라서 slope loading이 optimally load(最大 S/N_Q)가 되게 loading factor를 조정하여야 한다. sam-

pling rate가 一定할 때 step size를 조정하여 slope loading factor를 임의의 규정값으로 할당될 수 있게 하기 위한 nonlinear feed back loop 문제와 reconstruct된 出力의 over shoot, oscillation 및 불규칙동작에 의한 step size의 runway 현상 등 step size 변화와 不安定性 등을 고려해야 한다.

Jayant³⁾는 1-bit memory를 가진 ADM에서의 hunting을 논하여 system 安定관계를 세웠고 Canas는 2 또는 3-bit memory를 사용하여 불필요한 發振과 over shoot를 억제하는 방법을 提示하였고 Gershon⁴⁾는 入力으로 stationary random信號를 가하여 入·出力간의 結合分配를 시도하였다.

本論文에서는 이들 方式을 더욱 확대하여 廣帶域入力信號와 安定化에 대한 대책을 고려한 새로운 approach回路를 digital 技法 IC化에 맞도록 시도하여 그 特性을 檢討함으로서 그 有効性을 確認하고자 한다.

* 韓國航空大學 通信工學科, 正會員

** 韓國航空大學 電子工學科, 正會員

II. ADM의 모델

그림 1과 같이 각 sampling time에서의 入力信號 x_n 은 시스템에 의하여 豫測되는 값 \hat{x}_n 과 비교되어 그 差 E_n 은 量子化되어 出力 $Q_n(E_n)$ 으로 code 된다.




Fig 1. Block diagram of adaptive DM

Feed back loop는 損失을 갖는 integrator로서 $0 < H(f) < 1$ 이며 $H(f)=1$ 일 때 ideal accumulator가 된다. r-bit memory ADM에서 step size adaptation은 電流의 符號와 r 앞의 error sample에 의하여 定해진다. slope over load, hunting 및 step size recovery와 같은 조건이 detect되어 step size는 이것에 따라 制御된다.

Jayant³⁾의 1-bit 메모리 ADM에서 step size k_{n+1} 은

$$k_{n+1} = \begin{cases} P k_n, & P > 1, : \text{sgn}E_{n+1} = \text{sgn}E_n \text{ 일 때} \\ Q k_n, & Q < 1, : \text{sgn}E_{n+1} \neq \text{sgn}E_n \text{ 일 때} \end{cases} \dots (1)$$

로 되었다. slope over load期間동안 error의 符號가 일정하게 남아있어 step size가 증가된다. error極性을 바꾸는 것은 granular noise이며 이 조건에서 step size는 감소하게 된다.

出力의 符號化된 펄스에 포함된 信號 level 即 变調度(degree of modulation)M을 周波數 f 인 入力信號 레벨 X_n 과 overload 레벨 X_m 과의 比로 나타내면

$$M \equiv \frac{X_n}{X_m} = \frac{\sqrt{2} X_n}{|H_1(f)| \cdot C} \dots (2)$$

로 된다. 여기서 C는 control 電壓이다. 出力符號는 振幅이 $\pm E_0$ 인 矩形波 펄스이다. 또 decoding回路 2의 出力레벨을 Z라 하면

$$Z = \frac{1}{\sqrt{2}} |H_2(f)| \cdot E_0 \cdot M \dots (3)$$

이 된다. 여기서 E_0 는 回路파라미터, $H_2(f)$ 는 decodi-

ng回路 2의 傳達函數이다. 바이어스를 B, dead zone 을 D라 할 때 level detection의 入・出力간에는

$$X_n = C \cdot M \dots (4)$$

$$C = \begin{cases} B & Z < D \text{ 일 때} \\ B + (1-B)M & D \leq Z \leq Z_m \text{ 일 때} \\ C_m & Z_m < Z \text{ 일 때} \end{cases} \dots (5)$$

이다. 여기서 C_m 은 level detector의 saturation 出力 값이고 Z_m 은 出力 C_m 이 되는 最大入力신호 레벨이다. 식 (4)와 (5)에서 C를 없애면 각 入力레벨 Z에 대한 M가 구해지는데 入力레벨이 $Z < D$ 와 $Z > Z_m$ 일 때는 dead zone D와 포화치 C_m 에 의해 일정한 값을 유지한다. 그러나 적당한 入力일 때 ($Z \leq D \leq Z_m$)의 M은

$$M = \frac{\sqrt{4(1-B)X_n + B^2} - B}{2(1-B)} \dots (6)$$

로되어 제곱근 형태의 compression이 수행된다. 이 때의 改善度를 I라 하면

$$I = \lim_{X_n \rightarrow 0} \left(\frac{M}{X_n} \right) = \frac{1}{B} = 1 + \frac{A}{\sqrt{2}} \left(\frac{E_0}{B} \right) \cdot |H_2(f)| \dots (7)$$

즉 bias 電壓B가 작을수록 더넓은 dynamic range를 얻는다. 그러나 B가 너무 작은 값이면 動作에 不安定할 것이다.

III. slope overload의 最適化

DM回路의 overload는 $+E_0$ 및 $-E_0$ 펄스가 連續的으로 持續함에 관계된다. 이 overload를 避하기 위해서는 DM 시스템의 slope 容量이 入力信號의 slope 보다 커야하므로

$$kf_s > |X_n| \dots (8)$$

이 成立되어야 한다. 여기서 X_n 은 入力信號 레벨, f_s 는 sampling rate, k 는 step size이다. stationary豫測信號의 平均電力 W와 slope loading factor S는 각각

$$S \equiv \frac{E_0 f_s}{\sqrt{W}} \dots (9)$$

$$W = \int_0^{w_m} w^2 F(w) dw \dots (10)$$

여기서, $w_m = 2\pi f_m$ 은 encoding에 의해 제한되는 信號 帶域의 最大周波數이다. 따라서 X_n 은

$$X_n^2 \leq \frac{(E_0/S_m)^2}{|H^{-1}(f)|^2 F(f) df} \dots (11)$$

의 범위이다. 여기서 S_m 은 peak factor이다. 入力信號가 f 인 sinusoidal일 때 overload 限界는

$$X_n \leq \frac{E_0}{\sqrt{2}} |H(f)| \dots (12)$$

이 된다. pulse電壓 C가 decoding network 1에 印加되므로 overload mechanism은 주로 이 回路에 의해特性지워지며 decoding network 2를 놓어 그 出力레벨에 따라 C를 變化하도록 하므로 M=1로 놓아 끌면最大 overload 레벨 X_m 은

$$X_m = \begin{cases} \frac{1}{\sqrt{2}} |H_1(f)| \left\{ B + \frac{A}{\sqrt{2}} |H_2(f)| E_0 \right\}, & C \leq C_m \\ \frac{1}{\sqrt{2}} |H_1(f)| \cdot C_m & C > C_m \end{cases} \quad (13)$$

즉 level detector 가 saturation 되지 않는 離波數領域에서 overload 레벨은 거의 $H_1(f) \cdot H_2(f)$ 에 비례한다.

入力 nonstationary signal을 测定하여 S를 最適화하기 위해서는 encode된 信號값을 monitor하여 식(8)의 條件을 만족하고 필요한 때에는 $H_2(f)$ 에 의한 step size를 변화시켜야 한다. overload 될 때 quantizer 出力은 一連의 同一極性(1이나 -1) pulse로 되어 그應答은 switch control K_{i-1} 보다 더큰 K_i 를 선택하고 이 새로운 더큰 step size는 $K_i k$ 가 되어 pulse極性은 變化하지 않고 step size만 $K_{i+1} k, K_{i+2} k \dots K_n k$ 로增加하게 하여 ADM의 最大 overloading factor S_m 은 다음式으로 수정된다.

$$S_m = \frac{K_n k f_s}{\sqrt{W}} \quad (14)$$

V. step 應答의 安定化

Jayant에 의한 ADM은 식 (1)에서 $P = \frac{1}{Q} = \gamma$ 일 때 S/N 가 最良으로 수행되었다. 주어진 時間 n에서의 step size k_n 가, 時間 n+1에서의 step size k_{n+1} 은 error의 크기에 따라서 factor $\gamma (\gamma \geq 1)$ 에 의해 증가하거나 감소하게 될 것이다. step size를

$$k_{n+1} = \begin{cases} \gamma k_n, & \text{sgn } E_{n+1} = \text{sgn } E_n \text{ 일 때} \\ \frac{k_n}{\gamma}, & \text{sgn } E_{n+1} \neq \text{sgn } E_n \text{ 일 때} \end{cases} \quad (15)$$

가 되게 하자 할 때, step函數入力에 대한 feed back loop가 ideal integrator 이면

$$E_{n+1} = E_n - k_n \text{sgn } E_n \quad (16)$$

가 된다. 바람직한 step 應答은 slope overload 기간이 끝난 후의 step size가 빠른 速度로減少해야 한다. 1st step size의 減少가 時間 n에서 일어난다고 하면

$$k_n = \frac{k_{n-1}}{\gamma} \quad (17)$$

이 式은 $\text{sgn } E_n \neq \text{sgn } E_{n-1}$ 의 조건을 갖는다. $E_{n-1} > 0$ 에 대한 모양을 그림 2에 보였다. 식 (16)에 의해




그림 2. ADM step-response

그림 2. ADM step 過程

$$E_n = E_{n-1} - k_{n-1} < 0 \quad (18)$$

이 된다.

step size가 시간 n+1에서 식 (15)에 의해 다시 감소하기 위해서는

$$\text{sgn } E_{n+1} \neq \text{sgn } E_n \quad (19)$$

가 되어야 한다. 그림 2와 식 (16)에서 식 (19)가 만족하기 위해서는

$$E_{n+1} = k_n - |E_n| > 0 \quad (20)$$

이 成立되어야 한다. 그러나 식 (18)에서 $E_{n-1} = 0$ 때 k_{n-1} 이 발생하므로 最惡의 경우 $|E_n|$ 의 最大値은 k_{n-1} 이 되어

$$(E_{n+1})_{\text{worst}} = \left(\frac{1}{\gamma} - 1 \right) k_{n-1} < 0 \quad (21)$$

이므로 식 (20)을 부정하게 된다. 따라서 1-bit memory만 使用하면 願하는 step size動作을 보장할 수 없게 된다.

2-bit memory를 사용하면

$$k_{n+1} = \begin{cases} \gamma k_n, & \text{sgn } E_{n+1} = \text{sgn } E_n = \text{sgn } E_{n-1} \\ \frac{k_n}{\gamma}, & \text{otherwise} \end{cases} \quad (22)$$

라 할 때 時間 n+1에서 2-memory bit가

$$k_{n+1} = \frac{k_{n-1}}{\gamma^2} \quad (23)$$

이 되어 식 (21)의 경우에도 식 (22)에 따라 step size를 감소하도록 명령한다.

또 step size가 時間 n+2에서 減少를 계속하기 위해서는 식 (22)로부터

$$\text{sgn } E_{n+2} \neq \text{sgn } E_{n+1} \quad (24)$$

을 가져야 한다. 즉 $E_{n+2} > 0$ 이다.

最惡의 경우 식 (16)으로부터

$$(E_{n+2})_{\text{worst}} = (E_{n+1})_{\text{worst}} + k_{n+1} = \left(\frac{1}{\gamma^2} + \frac{1}{\gamma} - 1 \right) k_{n-1} \quad (25)$$

$$k_{n-1} > 0 \quad (25)$$

波數는 商用 PCM에 使用되는 56KHz를 使用하고 companding 은 dynamic range를 增加시키고 idle 雜音을 감소하기 위하여 2nd step Gen.와 2nd integrator를 사용하여 step Gen.의 利得을 變化시키도록 하였다. level sensor를 2-bit memory로 하여 安定화를 기하였고 2nd integrator를 double integrator로 하여 特性개선을 도모하였다. decoder는 encoder에서 使用한 것과 同一한 step gen.와 integrator 및 回路을 사용하였다. itg-to-crt 變換器는 integrated amp의 一部로 된다.

그림 5는 $B=0.1$ 로 하고 clock 周波數 56KHz 일 때의 몇개 信號周波數 대한 SNR 값이다. decoder파라미





Fig. 5. SNR characteristics

터는 $f_1=0.15\text{kHz}$, $f_2=0.98\text{kHz}$, $f_3=8.9\text{kHz}$ 이며 decoding network2의 cutoff 周波數 $f_4=0.15\text{kHz}$ 로 하였고 $f_5=3.1\text{kHz}$ 로 하였다. 800Hz 入力 信號에 대한 測定값은 約 44dB로서 理論值 49dB보다 약 5dB 낮게 되는데 이것은 回路素子 및 測定上の 誤差를 둘 이면 훨씬 줄어들 것으로 본다. 이값은 Schindler¹⁾나 Kikkert²⁾값보다 우수하다. 또 800Hz 入力正弦波에 대한 dynamic range는 25dB SNR 에 대하여 약 46dB, 30dB SNR 에 대하여 34dB로 7-bit PCM보다 우수함을 알 수 있다.

그림 6은 encoder 入力과 decoder 出力 사이의 総合



3. N.S. Jayant, "Adaptive delta modulation with a one-bit memory", Bell Syst. Tech. Jour., Vol. 49, pp. 321~342, March 1970.
4. A. Gersho, "Stochastic stability of delta modulation", Bell Syst. Tech. Jour., Vol. 51, pp. 821~841, April 1972.
5. L.H. Goldstein and B. Liu, "Quantization error and step size distributions in ADPCM," IEEE Trans. information theory, Vol. IT-23, No. 2, pp. 216~223, March 1977.
6. M.C.W. Van Buul, "Hybrid D-PCM, a combination of PCM and DPCM," IEEE Trans. Commun., Vol. COM-26, No. 3, pp. 362~368, March 1978.
7. P.P. Kazakos and G.C. Collins, "A three-level adaptive delta modulator," IEEE Trans. Commun., pp. 532~536, May 1977.
8. D.C. Song, "Adaptive delta modulation for companded PCM coding and decoding," IEEE Trans. Commun., Vol. COM-25, No. 5, May 1977.
9. C.J. Kikkert, "Digital techniques in delta modulation," IEEE Trans. Technology, Vol. 19, No. 4, pp. 570~574, August 1971.
10. V.A. Gorohov and V.S. Rybakov, "Subscriber-loop digital transmission using opto-electronic transmitter and receiver," IEEE Trans. Commun., Vol. COM-27, No. 3, March 1979.