

〈論 文〉

# Switched Capacitor를 사용한 능동 濾波器 設計에 관한 研究

## A Study on Design of Active Filters Using Switched Capacitors

李文秀\* · 金相浩\*\*  
Lee, Mun Soo. Kim, Sang Ho  
(1979. 12. 20 접수)

### Abstract

All the resistors in the active RC filter networks can be replaced by the switched capacitors. Therefore, An SC filter circuit can be fully integrated using MOS technology.

A switched capacitor is much better than a resistor in temperature and linearity characteristics, and the former can be fabricated on the much smaller area than the latter.

In this paper, It is given the generalized design method of the active SC filter from the active RC filter using Bilinear Z-transformation.

By SC filtering Techniques using Bilinear Z-transform, It enables us to realize the FDNR and Gyrator filters, which could not be realized in the existing designs, and it permits the processing of signals at much higher frequencies than many previous designs do.

Experiments show that the response of the SC active filter is similar to that of its prototype active RC filter.

動 RC 여파기의 특성과 비교하여 고찰한다.

### 1. 序 論

능동 RC 여파기 회로內的 모든 抵抗은 SC(Switched Capacitor)로 代替할 수 있다. 근래에 와서 MOS 기술의 發達로 良質의 OP Amp와 캐파시터, 스위치를 MOS化 할 수 있게 되었다. MOS IC內에서 SC는 抵抗보다 溫度 및 線型特性이 좋고 실리콘 面積이 적게 소요되는 利點이 있다.

本 論文에서는 G.C. Temes가 開發한 BilinearZ-變換은 適用할 수 있는 SC회로를 利用해서 Low-Pass Third-Order FDNR (Frequency Dependent Negative Resistance) 능동 SC 여파기를 設計하여 그 특성을

### 2-1 SC 회로의 原理

RC 능동 여파기를 MOS 技法으로 完全 IC化하지 못한 가장 큰 이유는 抵抗-容量積을 正確히 定할 必要性 때문이다. 더우기 擴散法에 依해 製造된 抵抗은 溫度 및 線型特性이 不良할뿐 아니라 실리콘 面積을 크게 해야 하는 短點이 있다. 그림 2-1(a)는 抵抗의 機能을 等價的으로 遂行하는 SC회로이다.

이 회로의 動作은 初期에 스위치가 node 1의 位置에 있다고 할 때 容量 C는 電壓  $V_1$ 으로 充電되고, 다음에 스위치가 node 2의 位置로 轉換되면 容量 C는 充電(또는 放電)되어  $V_2$  電壓으로 올라간다. 여기서 C에 依해 流入 또는 流出되는 電荷量 Q는

\* 正會員, 東洋工專大, 조교수

\*\* 正會員, 東洋工專大, 조교수

$$Q = C(V_2 - V_1) \dots\dots\dots(2-1)$$

이므로 스위치를 每  $T_c$  秒마다 左, 右로 轉換하면 node 2에 흐르는 平均電流는

$$i = \frac{C(V_2 - V_1)}{T_c} \dots\dots\dots(2-2)$$

로 된다. 따라서 이 回路와 同一한 機能을 갖는 等價抵抗  $R_{eq}$ 의 크기는

$$R_{eq} = \frac{T_c}{C} \dots\dots\dots(2-3)$$

로 된다. Switching Rate  $fc = \frac{1}{T_c}$ 이 信號 周波數보다 훨씬 높으면 이 回路에서 發生되는 信號의 time sampling을 無視할 수 있으므로 SC는 抵抗作用을 하게 된다.

그러나 Swithing Rate와 信號周波數가 거의 비슷하여 Sampled-Data Technique가 必要할 때는 一般的인 Sampled-Data System에서와 같이 入力信號周波數를 Sampling 定理에 依해  $\frac{f_c}{2}$  以下로 帶域制限시켜야 한다. 그림 2-1(a)의 SC를 MOS 技法으로 構次






Fig. 2-1. a) Switched Capacitor  
b) Mos Implmentation  
c) Clock pulse

하면 그림 2-1(b)와 같고 두개의 MOS FET는 周波數인 두 Clock Pulse  $\bar{\phi}$ 와  $\phi$ 로 스위치作用을 한다.

여기서  $\phi$ 와  $\bar{\phi}$ 는 phase overlap이 되지 않아야 한다.  $R_{eq} = \frac{1}{f_c C}$ 의 等價抵抗은 擴散法에 의해 製造된 抵抗보다 安定하고 線型特性이 훨씬 良好하다고 알려져 있다. 이것은 MOS 캐패시터의 결연체가 거의 理想的의 特性을 갖기 때문이다. 이 SCR(Switched Capacitor Resistor)의 또 하나의 利點은 SCR 回路의 時定數 RC의 確도가 높은 點이다. 그 이유는 Clock Rate  $f_c$ 로 開閉되는 캐패시터  $C_1$ 이 캐패시터  $C_2$ 에 連結되었을 때 時定數  $\tau_{RC}$ 는



(a) Active RC Filter



(b) Active SC Filter

Fig. 2-2. a) Resistor Branch in the active RC Filter  
b) Switched Capacitor Branch in the active SC Filter

$$\tau_{RC} = \left( \frac{1}{f_c C_1} \right) C_2 = \frac{1}{f_c} \frac{C_2}{C_1} \dots\dots\dots(2-4)$$

이므로 시간 상수가 용량비에 의해 결정되기 때문이다.

2-2 능동 SC 여파기 회로의 구성

능동 RC 여파기 회로내의 저항은 접지된 SC로 대체할 수 있다. [2]-[4] 여기서 저항을 접지된 SC로 대체한 것은 능동 RC 여파기의 주파수 변수 S를 능동 SC 여파기에서는  $\frac{Z-1}{T}$ 로 mapping 한 것과 같다[5]. 그러나 이 경우에 Clock Rate  $\frac{1}{T}$ 이 최고 주파수보다 훨씬 높을때만 저항과 SC간의 등방성이 성립되고 또 접지된 SC 회로를 모든 여파기 회로에適用시키는데는 위상 편차 및 신호 주파수 제한 등의 문제점이 있다. 이를 좀더 개선하기 위해 Bilinear Z-변환을 이용한 SC 회로가 Fig. 2-2이다.

Fig. 2-2(a)에서  $t \leq nT$  되는 기간에 저항  $R_k$ 에 흐르는 총 전하량은  $q_k(nT)$ 이고  $(n-1)T \leq t \leq nT$  되는 시간 동안에 저항  $R_k$ 에 흐르는 전하량은

$$q_k(nT) - q_k(nT-T) = \int_{(n-1)T}^{nT} i_k(t) dt = G_k \int_{(n-1)T}^{nT} v_k(t) dt \dots\dots(2-5)$$

이다 여기서  $G_k = \frac{1}{R_k}$ 이다.

Trapezoidal approximation에 의하면 식 (2-5)의 적분은

$$q_k(nT) - q_k(nT-T) = \frac{G_k T}{2} [v_k(nT-T) + v_k(nT)] \dots\dots\dots(2-6)$$

로 된다.




Fig. 2-3. Voltage across the Resistor  $R_k$

Fig. 2-3은  $(n-1)T \leq t \leq nT$  동안에  $R_k$  兩端에 걸린 전압의 크기를 표시한 것이다. 식 (2-6)을 Z 변환하면

$$Q_k(Z) = \frac{G_k T}{2} \frac{Z+1}{Z-1} V_k(Z) = \frac{G_k V_k(Z)}{F(Z)} \dots\dots\dots(2-7)$$

로 된다. 여기서  $F(Z) = \frac{2}{T} \frac{Z-1}{Z+1}$ 이다.

시간  $(n-1)T \leq t \leq nT$  동안에 (2-6)에 주어진 전하를 통과시킬 수 있는 SC가 그림 2-2(b)에 표시되어 있다. 그림 2-2(b)에서 용량  $C_k$ 는  $t=(n-1)T$ 에서  $C_k V_k(nT-T)$ 의 전하를 충전하고 있다가  $t=nT$ 에서  $C_k V_k(nT)$ 로 재충전된다. 이 때  $C_k$ 를 통해  $(n-1)T \leq t \leq nT$  동안에 node 1에서 node 2로 전달된 전하는

$$q_k(nT) - q_k(nT-T) = C_k v_k(nT) + C_k v_k(nT-T) \dots\dots\dots(2-8)$$

이다. 식 (2-8)을 Z 변환하면

$$Q_k(Z) = C_k \frac{Z+1}{Z-1} V_k(Z) \dots\dots\dots(2-9)$$

로 되고 식 (2-9)에서  $C_k = \frac{G_k T}{2}$ 로 정의하면 식 (2-9)는 식(2-7)과 같다. 따라서 Fig. 2-2(a)의 저항 Branch는  $C_k$ 를  $\frac{G_k T}{2}$ 로 대체할 때 Fig. 2-2 (b)와 같은 SC Branch로 대체될 수 있다.

한편 Fig. 2-2(a)에서 저항  $R_k$ 에 흐르는 전하는

$$q_k(t) = \int_{-\infty}^t i_k(\tau) d\tau = G_k \int_{-\infty}^t v_k(\tau) d\tau \dots\dots\dots(2-10)$$

이다. 여기서  $G_k = \frac{1}{R_k}$ 이고 식 (2-10)을 Laplace 변환하면

$$Q_k(S) = \frac{G_k}{S} V_k(S) \dots\dots\dots(2-11)$$

로 된다. 또 Fig. 2-2(b)에서 스위치가 매 T초마다 동작한다고 할 때 전하  $q_k$  Sample과 Branch 전하  $v_k$ 와의 관계는

$$q_k(nT) - b_k(nT-T) = C_k [v_k(nT) + v_k(nT-T)] \dots\dots\dots(2-12)$$

이고 식 (2-1)은 Z 변환은

$$Q_k(Z) = C_k \frac{Z+1}{Z-1} V_k(Z) = \frac{C_k V_k(Z)}{F(Z)} \dots\dots\dots(2-13)$$

이다. 그림 2-2 (a) 회로와 그림 2-2 (b) 회로가 같을 때는 모든 저항  $R_k C_k = \frac{G_k T}{2}$ 인 SC와 등방이므로 두 회로에 대하여 모두

$$\left. \begin{aligned} Aq &= 0 && \text{(KCL)} \\ v &= A^T e && \text{(KVL)} \end{aligned} \right\} \dots\dots\dots(2-14)$$

가 適用된다. 여기서

- A: Branch와 node 간 인力行列
- q: Branch 전하 벡터
- v: Branch 전압
- e: node 전압이다.

RC 회로에는 Laplace 변환, SC 회로에는 Z변환을 행하면

$$\left. \begin{aligned} Aq &= 0 \\ v &= A^T e \end{aligned} \right\} \dots\dots\dots(2-15)$$

가 된다. 能動素子인 OP Amp는 理想的인 特性을 갖는다고 가정한다.

能動 RC 回路의 容量 Branch에서  $Q=CV$ 의 關係는 能動 SC 回路의 該當 容量 Branch에도 適用된다. 抵抗 Branch에 對한 關係는 式 (2-11)로 주어지고 SC에 對한 關係는 式 (2-13)으로 주어진다. RC 回路에 對한  $Q(S)$ ,  $V(S)$ ,  $E(S)$ 間의 關係式 (2-14), (2-15), (2-11)이고 SC 回路에 對한  $Q(Z)$ ,  $V(Z)$ ,  $E(Z)$ 間의 關係式은 (2-14), (2-15), (2-13)으로 表示된다. 따라서 S대신 F(Z)를 代入하면 RC 여파기의  $E_m(S)$ ,  $V_k(S)$ ,  $Q_k(S)$ 로부터 SC 回路의  $E_m(Z)$ ,  $V_k(Z)$ ,  $Q_k(Z)$ 의 값이 求해진다. 그러므로 RC 回路網의 모든 回路網函數로부터 SC 回路網의 모든 回路網函數를 求할 수 있다.

$C_k = \frac{G_k}{2} T$  이므로 式 (2-11)과 式(2-13)으로부터 抵抗  $R_k$ 는 SC  $C_k$ 로 代替할 수 있으며 이는 다음과 같은 周波數 mapping에 該當된다.

$$S \rightarrow \frac{2}{T} \frac{Z-1}{Z+1} \dots\dots\dots(2-16)$$

여기서 S는 아날로그 周波數 Z는 Sampled Data 周波數이다.

式 (2-13)은 Bilinear Z-變換을 포함하고 있으며 S 領域의 左半平面이 Z 領域의 單位圓內에 mapping 되므로 安定한 能動 RC 回路는 安定한 Sampled-data 能動 SC 回路로 變換된다.

2-3 S/H 回路의 必要性

式 (2-12)에서 한 Sampling 區間 T 동안 k Branch를 通過하는 電荷는 式 2-12로 주어지며 이것은 Fig. 2-4에 의해 實現된다.




Fig. 2-4. Switched Capacitor

스윗치가 Sample Times에만 순간 접촉되면  $t=(n-1)T$ 에서  $C_k$ 는  $C_k v_k(nT-T)$ 로 充電되었다가  $t=nT$

에서는 放電하여 다시  $C_k v_k(nT)$ 로 再充電된다. 따라서  $(n-1)T < t \leq nT$  동안에  $C_k$ 를 通過하는 電荷는

$$q_k(nT) - q_k(nT-T) = C_k[v_k(nT) + v_k(nT-T)] \dots\dots\dots(2-17)$$

이다. 여기서 모든 스윗치는 每  $T_c$  秒마다 두번 바꾸므로 Sampling 區間 T는

$$T = \frac{T_c}{2} = \frac{1}{2f_c} \dots\dots\dots(2-18)$$

로 된다. 스윗치가  $t=nT$ , ( $n=0, \pm 1, \pm 2, \dots$ )에서만 開妨되고 다른 時間에는 接續되어 있을 때 Fig. 2-5에서와 같이  $t=nT - \tau$ ( $\tau < T$ )에서 다음 關係가 成立된다.




Fig 2-5. Branch Voltage and charge Wavofrom across the SC Circuit

$$q_k(t_n) - q_k(t_{n-1}) = C_k[v_k(nT-T) - v_k(t_{n-1}) + 2v_k(nT-T) + v_k(t_n) - v_k(nT-T)] = C_k[v_k(t_n) + v_k(t_{n-1})] \dots\dots\dots(2-19)$$

이다. 이는 式 (2-17)과 一致한다.

그러나 Fig. 2-5로부터 連續波形間에는,

$$q_k(t) = C_k v_k(t) + 2C_k \sum_{n=-\infty}^t v_k(nT) u(t-nT) \quad (2-20)$$

의 關係가 成立하여  $C_k v_k$ 에 해당하는 電荷가 두 node 間에 接續的으로 흘러 SC 여파기의 歪曲을 크게 하고 減衰領域의 損失을 減小시키는 原因이 된다.

따라서 SC 여파기 前段에 Sample/Hold 回路를 設置하여 이 누설효과를 제거해야 한다. Zero Order Hold의 Spectrum과 合成된 SC 여파기의 特性은 RC

여파기의 特性은 Bilinear Z 變換과 같다. 特히 能動 RC 여파기의 傳達函數가  $H(\Omega)$ 이면 能動 SC 여파기의 傳達函數는

$$H(\omega) = H\left(\frac{2}{T} \tan \frac{\omega T}{2}\right) \frac{\sin \frac{\omega T}{2}}{\omega T/2} \dots\dots(2-21)$$

로 된다. 따라서  $H(\omega)$ 의 Baseband 스펙트럼은  $-\omega_c \leq \omega \leq \omega_c$  全에 있으며 주기  $2\omega_c$  로 反復된다. 이 反復은 Zero-Order Hold의 荷重函數에 依해 減衰된다.

2-4 能動 SC 여파기의 設計例

Fig. 2-6과 같이 通過帶域은  $0 \leq \Omega_p \leq 1$ , 減衰帶域은  $2.79 \leq \Omega \leq \infty$ , 反射係數 10%, 通過帶域 減衰 0.044dB, 減衰帶域 減衰 30dB 인 Third Order FDNR 能動 SC 여파기를 設計하고자 한다.




Fig 2 6. Filter Response to be designed

Fig. 2-6과 같은 特性을 갖는 LC Prototype 여파기 回路는 Fig. 2-7 과 같다. [13]

Fig. 2-7의 回路網 素子를 Denormalization 하면 Fig. 2-8 과 같다.

Fig. 2-8의 各 素子에  $\frac{1}{S}$  變換을 하면 Fig. 2-9와 같다. Fig. 2-9에서 FDNR은 一般回路素子(R, L, C)로 構成할 수 없으므로 Fig. 2-10 과 같은 GIC法에 依해 FDNR을 構成한다.

Fig. 2-10에서  $Z_i$ 는

$$Z_i = \frac{V_i}{I_i} = \frac{Z_1 Z_3 Z_5}{Z_2 Z_4} \dots\dots(2-22)$$

이다. 따라서  $Z_i = \frac{1}{6,293 \times 10^{-13} S^2}$ 을 滿足하는 FDNR




Fig. 2-7. LC Prototype Filter normalized.




Fig. 2-8 LC Filter denormalized.




Fig. 2-9. Filter  $\frac{1}{S}$  transformed.




Fig2-10. GIC Method

은 Fig.2-11 과 같다.




Fig2-11. FDNR Element

따라서 Fig.2-7의 LC 여파기를 Fig.2-12와 같은 능동 RC 여파기로 바꿀 수 있다.




Fig2-12. Active RC Filter




Fig2-13. Active SC Filter

Fig.2-12 와 같은 능동 RC 여파기에  $C_k = \frac{1}{4f_c R_k}$  변환에 의해 모든 저항을 SC로代替하면 Fig.2-13 과 같은 능동 SC 여파기가 된다.

II. 實驗 및 考察

3 1. 여파기의 構成

本 實驗에서 여파기의 構成은 다음과 같이 하였다.




Fig2-14. Block Diagram for the Experiment

3 3 實驗結果




Fig2-15. Experimental results of Filter Response

### 3-2. 實驗方法

實驗回路的 構成은 Fig.2-14 와 같이 하였다. Pulse 發生器는 NE 555 를 使用하여 非安定 멀티바이브레이 터로 構成하였으며 時定數를 調節하여 Duty Cycle 이 1:10 의 100KHZ Negative pulse 를 만들어 增幅하여 -15V 의 Negative pulse 로 S/H 回路의 Clock 入力 으로 加했다. 한편 100KHZ Negative pulse 를 反轉시켜 JK Flip-Flop (F4027 使用)에 加하여 50KHZ 의 矩形波를 만들어 여파기內의 모든 SC 를 動作시켰다.

여파기內의 SC 의 構成은 CD 4053BE 와 該當容量으로 하였고, OP Amp 는 LF 356 N형을 S/H 回路는 CA 3140 과 CA 3080 op Amp 를 使用한 回路를 使用하였다. 3-3. 實驗結果

## IV. 結 論

Bilinear Z 變換을 實現할 수 있는 SC 回路를 利用하여 能動 RC 여파기를 能動 SC 여파기로 變換할 수 있는 設計法이 提示되었다. 이 方海은 終前의 設計法

에서 不可能했던 FDNR 여파기나 Gyrator 여파기에도 適用될 수 있다. 그리고 아날로그 周波數 S와 Sampled-data 周波數間에 mapping 이 完全하고 Sampling Rate 가 倍로 增加하기 때문에 기존 設計法에 比해 同一 Clock Rate 에 對해 여파기의 使用周波數 範圍가 넓어진다. 또한 能動 SC 여파기에서는 素子가 抵抗대신 SC 를 使用하기 때문에 溫度特性 및 線型特性이 改善된다.

實驗을 통해 能動 RC 여파기와 이를 數換시킨 能動 SC 여파기의 特性은 서로 비슷한 것으로 認定되었다. 本 實驗에서는 여러개의 IC 素子를 結合하며 回路를 構成하였기 때문에 實驗結果가 滿足스럽지는 못했으나 여파기 全體를 完全 MOS IC 化하면 더욱 좋은 特性이 얻어질 것으로 期待된다. 本 論文에서 提示된 方法으로 設計된 여파기를 MOS IC 化 함에 있어서 問題點은 SC 가 floating Capacitor 이므로 SC 와 接地間에 存在하는 표류용량(parasitic Capacitance)이 상당히 클 때 는 回路構成에 影響을 주는 點이다. 이를 감안하여  $C_d$  는 定常值보다 약간 적은 값으로 하거나 MOSIC 製造 工程을 改善하여 표류용량을 減小시켜야 한다.

## 參 考 文 獻

1. G.C. Temes and I.A. Young, "An improved Switched-Capacitor integrator," Electron, Lett., vol. 14 No. 9, pp.287-289 Apr. 27, 1978.
2. B.J. Hostika., R.W. Broderon., and P.R. Gray, "MOS sampled Data Recursive Filters Using state Variable Techniques," IEEE J. Solid-State Circuits, SC-12 pp.600-608, 1977.
3. I.A. Young. P.R. Gray, and D.A. Hodges. "Analog NMOS Sampled Data Recursiv Filters," Proc. Int. Solid-State circuits Conf. (Philadelphia), pp.156-157, Feb. 1977.
4. D.J. Allstot, R.W. Broderon and P.R. Gray, "Fully Integrated high-order NMOS Sample-Data Ladder Filter, Proc. Int. Solid-State Circuits Conf. (San Francisco), pp.82-83, Feb. 1972.
5. G.C. Temes, "The derivation of switched-capacitor filters from active-RC prototypes," Electron. Lett., vol. 14, No. 12, pp.361-362, June. 8, 1978.
6. D.E. Fride, "Analog Sampled-data filters," IEEE J. Solid-State Circuits, vol. SC-7. pp.302-304, Aug. 1972.
7. J.A. Mckinney and C.A. Halijak, "The periodically reverse-switched capacitor IEEE Trans. Circuit Theory, vol. CT-15 no. 3, pp.288-290, 1968.
8. R.A. Cahal and R.A. Roher, Signal processing System," Wiley Int, Edition. 1973.
9. Mischa Schwartz and Leonard Shaw "Signal processing", McGraw Hill. 1975.
10. Ronald A. Rohrer, "Circuit Theory," McGraw Hill, 1970.
11. A.B. Carlosn, "Communication Systems." McGraw Hill, Inc. 2nd Edition 1968.
12. Herhert Taub and Donald Schilling "Digital Integrated Electronics", Tower press, 1977.
13. Anatol I. Zverev, "Handbook of Filter Synthesis" Wiley and Sons Inc, 1967.