

# 다중안테나 동일대역 전이중 통신 장치의 설계 및 구현

손정보<sup>•</sup>, 곽동혁<sup>\*</sup>, 주형식<sup>\*</sup>

## Design and Implementation of Multi-Antenna In-Band Full-Duplex Communication Device

Jungbo Son<sup>•</sup>, Donghyuk Gwak<sup>\*</sup>, Hyungsik Ju<sup>\*</sup>

요 약

무선 통신 환경에서 대역 내 전이중 통신 시스템은 고갈되어가는 스펙트럼의 좋은 해결책 중 하나가 될 수 있 다. 본 논문에서는 다중안테나 환경에서 전이중 통신을 위해 반드시 해결해야하는 자기간섭 신호의 제거에 적합한 시스템 구성을 제안하였다. 특히, 자기간섭 신호에 포함된 다중 안테나 간 간섭, IQ 불일치, PA 비선형 발생 등으 로 인한 자기간섭 제거 복잡도 증가 문제를 해결하기 위해 편파 안테나를 통해 RF SIC(Self-Interference Cancellation) 블록을 단순화하고, 보조 송신단을 통한 SIC 및 중간 주파수 사용 등을 통해 디지털 자기간섭 제거 복잡도를 낮추었으며, 채널 변화에 빠르게 대응하도록 하드웨어로 구현하였다. 구현된 플랫폼을 통해 실시간으로 자기간섭 신호를 90dB이상 제거해 잔존 자기 간섭을 잡음 수준까지 낮추었으며, 수신신호 품질을 성상도로 확인 하였다.

Key Words : In-band Full Duplex, Self interference Cancellation, MIMO

### ABSTRACT

In a wireless communication environment, an in-band full-duplex communication system can be one of the better solutions for spectrum shortage. In this paper, we propose a system configuration suitable for the self-interference signal cancellation for full duplex communication in multi antenna environment. In particular, problems such as multi-antenna interference, IQ mismatch, and PA non-linearity included in the self-interference signal increase the complexity of self-interference(SI) cancellation system. In this paper, RF SIC(Self-Interference Cancellation) block is simplified through using polarized antennas, and the complexity of digital SIC block is reduced by using SIC through the auxiliary transmitter and intermediate frequency. By implementing IFD communication platform, we show that the power of residual SI is reduced to that of background noise by cancelling more than 90dB of SI signal. In addition, the quality of received signal observed by constellations is shown to be comparable.

## Ⅰ.서 론

하는 동일대역 전이중(In-band Full Duplex, IFD) 통 신 방식은 무선 자원을 기존과 동일하게 사용하면서, 최대 두 배의 전송속도를 얻을 수 있어, 갈수록 높아

같은 주파수 대역에서 송신과 수신을 동시에 수행

<sup>※</sup> 본 연구는 한국전자통신연구원 연구운영비지원사업의 일환으로 수행되었습니다. [18ZF1200, Overhead 없이 도감청을 원천 차단하 는 Simultaneously-Transmitted Jamming 기술]

<sup>•°</sup> First Author and Corresponding Author: (ORCID:0000-0002-3421-5769)Electronics and Telecommunications Research Institute, jbson@etri.re.kr, 정회원

<sup>\* (</sup>ORCID:0000-0002-1436-0336, 0000-0002-7787-8466)Electronics and Telecommunications Research Institute, {gwakdh,jugun}@etri.re.kr 논문번호: KICS2018-05-111, Received May 10, 2018; Revised May 30, 2018; Accepted May 30, 2018

지는 데이터 전송속도 요구사항에 대한 제한된 무선 자원 이용의 대안으로 제시되어왔다<sup>11</sup>. 이에 따라, 차 세대 이동통신 분야인 5G<sup>[2]</sup> 및 근거리 무선 통신의 무선 랜 분야에서도 IFD의 도입이 꾸준히 논의 되어 왔으며, 최근 기술적 성숙도가 높아짐에 따라, 이를 표준으로 적용하기 위한 노력도 진행되고 있다<sup>[34]</sup>.

IFD 통신에서는 송수신기가 동일한 대역에서 신호 를 동시에 송수신하므로, 송신 신호가 송수신기의 수 신단으로 유입되는 자기간섭(Self-Interference, SI)이 발생한다. 특히 이러한 SI 신호는 수신해야할 다른 장 비의 송신신호(Desired Signal, DS)에 비해 그 수신 전력이 매우 크므로, DS의 복조를 위한 신호 대 잡음 비(Signal-to-Noise Ratio, SNR)를 확보하기 위해 반 드시 제거해 주어야 한다. 이러한 SI 신호에는 송신단 의 아날로그, RF 부품을 거치면서 유입되는 왜곡 및 지연<sup>[5]</sup>과 안테나를 통해 공기 중으로 방사되었다 수신 된 신호, 안테나 내부 및 분배기에서 누설되어 수신되 는 신호 등이 포함되며, 상기 요소들이 서로 중첩되어 작용하므로 SI 신호는 그 특성과 형태가 매우 복잡한 양상을 띠게 된다. 예를 들어, 전력증폭기(Power Amplifier, PA)의 포화영역 근처에서 동작하는 송신 기의 경우, 송신 신호의 크기 왜곡 및 PA의 메모리 효 과 등으로 인한 비선형 왜곡이 발생하며<sup>[6]</sup>, I/Q 신호 의 크기 및 위상 불일치로 인한 IO 이미지 신호 발생 <sup>[7]</sup>, 위상 잡음에 의한 신호 왜괵<sup>8]</sup> 등이 이에 포함된다. 또한, 안테나를 통해 방사된 신호의 수신 단 유입으로 인한 신호의 왜곡은 선형적인 특성을 갖지만, 주위 환 경 변화에 따른 채널 변화로 인해 SI 신호가 계속해서 바뀌게 되며, 다중안테나 및 송수신 체인을 가진 경우, 송수신 체인 간의 간섭으로 인한 자기간섭 신호도 발 생한다.<sup>[9,10]</sup>

이러한 자기 간섭 신호의 복잡한 특성과 높은 수신 전력으로 인해 아날로그, RF 및 디지털 영역에서 동 시에 제거해 주어야, DS에 대해 충분한 SNR를 확보 할 수 있다. 특히, 비선형적인 특성을 가진 아날로그, RF 부품을 거친 자기 간섭 신호에 대해 선형처리 방 법으로 제거할 경우, 성능저하를 피할 수 없으므로 비 선형 성분의 SI 신호 제거를 위한 동작이 포함되어야 하며, 또한 송수신기의 외부 채널 변화에 적응하여 시 변 하는 SI를 제거할 수 있는 기능이 동반되어야 한다. 상기와 같은 전이중 통신 장치의 SI 신호 제거를

위한 선행 연구로는 송수신 안테나 분리를 통한 수동 적 SI 억제에 대한 연구<sup>111</sup>, 추가 안테나를 이용한 안 테나 상에서의 SI 제거 연구<sup>112</sup>, SI 제거 신호를 생성 하여 아날로그 단에서 직접 제거해주는 방법에 대한 연구<sup>[13]</sup>등이 있었다. 그리고 송수신 안테나를 공유하 는 대신 분배기 및 16 탭의 높은 복잡도를 가진 RF 필터, 디지털 SI 제거 기능을 결합한 SI 신호 제거 기 술의 검증<sup>[1]</sup> 및 이를 다중 안테나 경우로 확장한 연구 <sup>[14]</sup>가 이루어졌다. 또 다른 선행 연구에서는 단독 안테 나 전이중 장치에서 SI 신호의 크기는 분배기 누설 및 안테나 반사로 인한 신호가 가장 높음이 확인되었으 며<sup>[15]</sup>, RF 보조 수신단을 이용하여 자기간섭 제거 성 능을 높이는 연구<sup>[16]</sup>, RF/아날로그 SI 제거 및 디지털 SI 제거 기술의 조사 및 장단점을 연구<sup>[17]</sup>한 결과가 있다.

본 논문에서는, 다중입력 다중출력(Multiple-Input Multiple-Output, MIMO) IFD 통신 방식에서 발생할 수 있는 다양한 왜곡에 의한 SI 신호 제거에 적합한 아날로그, RF 및 디지털 모뎀 구조를 제시하였다. 특 히 RF 단에서의 SI 신호 제거를 보완하기 위해 별도 의 SI 신호 송신단(여기서는 하이브리드 SI 단으로 정 의)을 추가하였으며, MIMO 구조의 무선 시스템에서 안테나 간 교차 SI 신호 제거를 위한 안테나 구성 방 법 및 복잡도를 줄인 디지털 SI 신호 제거 블록의 구 성 방법 등을 제시하였다. 또한 제안된 시스템 검증을 위해 2개의 안테나를 가진 MIMO IFD 통신 시험 플 랫폼을 제작하였으며, SI 신호 제거를 위한 프레임 구 조와 LTE 데이터 신호를 이용하여 검증을 진행하였 으며, 실내 환경에서 SI 신호 제거 및 DS의 송수신이 안정적으로 이루어지는 것을 확인하였다.

본 논문의 구성은 다음과 같다. 2장에서는 제안하 는 MIMO IFD 송수신 장치의 구성 및 설계 등에 대 해 설명하고, 3장에서는 시스템 구현, 4장에서는 실내 환경에서의 시험 결과를 설명한다. 마지막으로 5장에 서는 본 연구의 결과를 요약한다.

## Ⅱ. MIMO 전이중 송수신 장치 설계

## 2.1 시스템 모델

본 논문에서 제안하는 MIMO IFD 송수신 장치는 기존 장치<sup>[14,16]</sup>와 같이 다중안테나 간의 교차 간섭 신 호 제거를 위한 RF SI 제거 필터를 적용하는 대신, 편 파 안테나를 사용하여 교차 간섭 신호를 줄임으로써 RF SI 제거 블록은 안테나별 SI 신호만 제거하도록 단순화하였으며, SI 신호를 포함한 수신 신호의 디지 털 변환 전, 충분한 SI 신호 제거를 위해 송신 신호를 이용한 하이브리드 SI 제거 신호 생성 후, 보조 송신 단을 통해 RF 신호로 변조하여 추가로 SI 신호를 제 거함으로써, 디지털 SI 제거 블록의 부담을 줄일 수 있도록 하였다. 그림 1은 제안하는 다중안테나 전이중 통신 장치의 2개 안테나에 대한 시스템 모델이다.

이를 송수신기가 N<sub>T</sub> 개의 안테나를 가진 시스템으 로 일반화하면, 각각의 안테나는 분배기(여기서는 서 쿨레이터, circulator)를 통해 서로 다른 송신단 및 수 신단과 연결되어 동일 대역에서 동시에 신호를 송수 신한다. 디지털에서 생성된 j번째 안테나에 대한 베이 스밴드 송신 신호  $x_i[n], j=1,2,\dots,N_T$  은 DAC, 아 날로그, RF 송신 단을 거쳐 RF 송신 신호  $s_i(t), j = 1, 2, \dots N_T$ 가 된다. 이 신호는 다시 서큘레 이터를 거쳐 안테나를 통해 방사되며, 일부는 수신단 으로 유입된다. 이때 i번째 안테나를 통해 유입된 신 호를  $y_i(t), i = 1, 2, \dots, N_T$ 라 하면,  $y_i(t)$  로부터 송신  $s_i(t)$ 가 RF SIC 블록을 거쳐 생성된  $u_i(t)$ 를 뺌으로 써, 1차로 SI 신호를 제거하며, 이후 디지털 송신 신호  $x_i[n]$ 를 하이브리드 SI 제거 블록을 통과시켜 생성한  $z_i[n]$  신호의 RF 변조 신호  $z_i(t)$ 를 뺌으로써 2차로 SI 신호를 제거한다. 이렇게  $y_i(t)$ 로부터  $u_i(t)$ 와  $z_i(t)$ 를 제거한 신호를  $r_i(t)$ 라 한다. 이후  $r_i(t)$ 는 RF 수신단과 ADC를 거쳐 디지털 신호인 r<sub>i</sub>[n]으로 변 환되고,  $r_i[n]$ 으로부터 디지털 송신 신호  $x_i[n]$ 를 입 력으로 가지는 디지털 SI 제거 블록을 통해 생성된 선 형 및 비선형 왜곡 SI 신호를 빼 줌으로써, 다시 한 번 SI 신호를 제거한다. 수신 단 출력은 남은 SI 신호 이 외에 DS 신호를 포함하고 있으며, 이를 통해 원하는 신호를 복조한다.

#### 2.2 신호 모델링

그림 1에서와 같이 j번째 송신 안테나의 신호

 $s_j(t)$ 는 송신 단을 거치면서 PA 비선형, IQ 신호 불균 형, 위상 잡음 등으로 신호가 왜곡되며, 이를 기저대 역 이산 등가 신호로 모델링하면 아래와 같다<sup>[10]</sup>.

$$\begin{split} s_{j}[n] = & \sum_{\substack{k=1\\k\in odd}}^{K} \sum_{\substack{k'=0}}^{k} \sum_{m=-M/2+1}^{M/2} g_{j}(m) \times \\ & x_{j}[n-m]^{k'} x_{j}^{*}[n-m]^{k-k'} \end{split} \tag{1}$$

K는 비선형 치수이며, M은 PA등에 의해 발생하는 메모리 효과,  $g_j(m)$ 는 기함수(basis function) $x^{k'}x^{*^{k-k'}}$ 의 임펄스 응답이다.

송수신 안테나를 서큘레이터를 통해 공유하고 있는 MIMO IFD 통신 장치에서, *i*번째 수신 안테나의 신 호는 수식 (2) 과 같이 나타낼 수 있다. 여기서는 수식 을 간단히 표시하기 위해 DS 및 백색 부가 잡음은 포 함하지 않았다. 그렇지만, 실제 시험 환경에서는 이 값이 존재한다.

$$y_{i}(t) = \sum_{j=1}^{N_{T}} \left\{ a_{L_{j}} s_{j}(t - \tau_{L_{j}}) + a_{R_{j}} s_{j}(t - \tau_{R_{j}}) + \sum_{l=0}^{L} c_{ij}(l) s_{j}(t - \tau_{l}) \right\}$$
(2)

수식 (2)에서 SI 신호는 크게 세 개로 구성된다. 첫 째, 송신 신호가 서큘레이터를 통해 누설되어 발생하는 SI 신호로 수식 (2)의  $a_{L_j}s_j(t-\tau_{L_j})$ 이다<sup>[15]</sup>.  $a_{L_j}$ 와  $\tau_{L_j}$ 는 각각 서큘레이터를 거치면서 생기는 누설 신호의 약 소신 신호에 대한 감쇠 및 변화의 복소 변환 값과



그림 1. 다중안테나 전이중 송수신 시스템 도 Fig. 1. MIMO full duplex transceiver system diagram

지연 정도를 나타낸다. 둘째, 안테나 반사에 의한 자 기간섭 신호로써<sup>[15]</sup>,  $a_{R_j^S_j}(t-\tau_{R_j})$ 가 이에 해당하며, 마찬가지로 안테나 반사에 의한 복소 변환  $a_{R_j}$ 와 지연  $\tau_{R_j}$ 을 인자로 가진다. 마지막으로 안테나 방사 후 다 중 경로를 거쳐 다시 수신된 SI 신호가 마지막 항이며, 다중 경로의 개수 L에 대한 복소 변환  $c_{ij}(l)$ 와 지연  $\tau_l$ 로 나타낸다. 그리고 이 세 가지 SI 신호는 안테나 간의 교차 간섭을 발생시키므로, 모든 송신 안테나 수  $N_T$  에 대해 합으로 나타낼 수 있다.

만약 서로 다른 안테나 간의 격리를 동일 안테나 의 송신 신호에 대해 수신단에서 RF SIC를 통해 1차 로 SI 신호가 제거된 후의 신호 크기만큼 할 수 있다 면, 그림 1과 같이 서로 다른 송수신단, 예를 들어  $s_1(t), y_2(t)$  사이 및  $s_2(t), y_1(t)$  간의 RF SIC를 수 행하지 않아도 되므로, RF SIC 블록의 수가 줄어들어 구현 복잡도를 낮출 수 있다. RF SIC 블록에서는 PA 출력 송신신호  $s_j(t)$ 로부터 2탭 FIR 필터를 사용해 서큘레이터 누설 및 안테나 반사 SI 신호 제거를 수행 한다.

$$\begin{split} u_{i}(t) &= a_{i_{1}}s_{j}(t-d_{i_{1}})e^{j\theta_{i_{1}}} + \\ &a_{i_{2}}s_{j}(t-d_{i_{2}})e^{j\theta_{i_{2}}} , \qquad (j=i) \end{split} \tag{3}$$

수식 (3)에서 신호의 크기  $a_{i_1}, a_{i_2}$  각도  $\theta_{i_1}, \theta_{i_2}$ , 지 연  $d_{i_i}, d_{i_2}$ 의 조정을 통해 SI 제거 신호를 생성한다.

RF SIC 블록을 통해 1차로 SI 신호 제거 후, 수신 단의 디지털 변환 전에 충분히 SI 신호를 제거하기 위 한 보조 SI 제거 블록으로, 디지털 단에서 송신 신호 를 이용한 SI 제거 신호를 생성 후, 송신단과 동일한 구조의 아날로그, RF 블록을 거친 신호를 생성하여  $v_i(t)$  신호에 대해 빼주는 하이브리드 SIC(Hybrid SI Cancellation, HSIC)를 수행한다. 이때, 송신 신호를 이용한 HSIC 디지털 출력은 수식 (4)과 같다.

$$z_i[n] = \sum_{j=1}^{N_T} \sum_{p=0}^{P-1} w_{ij}(p) x_j[n-p]$$
(4)

수식 (4)은 교차 간섭을 포함한 선형 성분의 SI 신 호를 만들며,  $w_{ij}(p)$ 는 필터 계수, P는 필터의 탭 수 이다.  $z_i[n]$ 는 DAC, 아날로그, PA를 포함하지 않는 RF 보조 송신단을 거쳐  $z_i(t)$  신호 생성 후, 수신단 v<sub>i</sub>(t)에서 빼준다.

이상과 같이 두 단계의 SI 제거 후, 남은 신호는 다 음과 같다.

$$r_i(t) = y_i(t) - u_i(t) - z_i(t)$$
(5)

r<sub>i</sub>(t)가 RF, 아날로그 수신단 및 ADC를 거쳐 샘
 플 된 디지털 신호는 다음과 같으며,

$$r_{i}[n] = \sum_{j=1}^{N_{T}} \sum_{l'=0}^{L'} c'_{ij}(l') s_{j}[n-l']$$
(6)

c'<sub>ij</sub>(l')는 1, 2차 SI 제거 후 남은 SI 신호의 송신
 신호에 대한 계수이며, L'는 지연 탭 수이다.

디지털 단에서 제거해야하는 남은 SI 신호를 송신 신호  $x_j[n]$ 의 함수로 나타내면, 수식 (1),(6)을 이용 하여 다음과 같이 나타낼 수 있다.

$$\begin{aligned} r_{i}[n] &= \sum_{j=1}^{N_{T}} \sum_{\substack{k=1\\k\in odd}}^{K} \sum_{k'=0}^{k'} \sum_{\substack{m=-M/2+1\\m=-M/2+1}}^{M/2+L'} \\ h_{ij}^{(k',k-k')}(m) x_{j}[n-m]^{k'} x_{j}^{*}[n-m]^{k-k'}, \qquad (7) \\ h_{i,j}^{(k',k-k')}(m) &= \sum_{l'=0}^{m} c'_{ij}(l') g_{j}(m-l') \end{aligned}$$

 $h^{(k',k-k')}$ 는 남은 SI 신호의 송신 신호 기함수에 대 한 임펄스 응답이다.

### 2.3 디지털 자기간섭제거 설계

수신단 ADC 출력에서 남은 SI 신호를 제거하기 위해서는 수식 (7)의 채널 응답 값인  $h^{(k',k-k')}$  을 찾 고, 자기 송신 신호의 기함수  $x^{k'}x^{*^{k-k'}}$  들을 이용하여, 추정된 SI 신호 생성 후, DS 신호와 남은 SI 신호가 동시에 들어오는 ADC 출력 신호에서 뺀다.

수신 안테나 *i*의 ADC 출력에서 관찰된 *P*개 입력 샘플을 벡터 형태로 나타내면 다음과 같다.

$$\mathbf{r}_{i} = [r_{i}[n] r_{i}[n-1] \cdots r_{i}[n-P+1]]^{T}$$
 (8)

수식 (7)을 위 행렬식에 적용하면 다음과 같다.

$$\mathbf{r}_{i} = \begin{bmatrix} \Psi_{1}^{(0,1)} \ \Psi_{1}^{(0,1)} \cdots \ \Psi_{N_{T}}^{(k,K-k)} \end{bmatrix} \times \\ \begin{bmatrix} h_{i1}^{(0,1)} \ h_{i1}^{(1,0)} \cdots \ h_{ij}^{(k,K-k)} \end{bmatrix}^{T} = \boldsymbol{\varPsi} \mathbf{h}_{i}$$
(9)

 $\Psi_{j}^{(k',k-k')}$ 는 기함수  $\psi_{j}^{k',k-k'}(n) = x_{j}[n]^{k'}x_{j}^{*}[n]^{k-k'}$ 에 대한 메모리 깊이 및 다중 경로 지연확산, 관찰 샘 플에 대한  $P \times (M+L') = P \times Q$  행렬로 수식 (10) 과 같다.

 $h_{ij}^{(k',k-k')}$ 는 기함수에 대한 메모리 및 다중 경로 지 연확산에 대한 벡터이며, 수식(11)과 같다. 따라서 기 함수의 개수를  $N_B$ 라고 했을 때,  $\Psi$ 는  $P \times QN_B$  행렬 이며,  $\mathbf{h}_i$ 는  $QN_R \times 1$  벡터이다.

최소자승추정법을 이용하여 수식 (9)를 풀면, 채널 응답 추정 값 ĥ,는 다음과 같다.

$$\hat{\mathbf{h}}_{i} = \left(\boldsymbol{\Psi}^{H}\boldsymbol{\Psi}\right)^{-1}\boldsymbol{\Psi}^{H}\mathbf{r}_{i} \tag{12}$$

행렬식  $\Psi$ 의 pseudo inverse matrix  $(\Psi^{H}\Psi)^{-1}\Psi^{H}$ 는 훈련 신호에 대해 이미 계산된 값으로  $QN_{B} \times P$ 행렬이다.

따라서 디지털 SI 제거 과정은 훈련 신호 송신 구 간 동안 P개 수신 샘플  $\mathbf{r}_i$ 에 대해 수식 (12)를 연산하 여 채널 추정 값을 찾는다. 이후, 송신 신호에 대해 수 식 (13)과 같은 연산을 통해 남은 SI 추정 신호  $\hat{r}_i[n]$ 를 생성한다.

$$\hat{r_i}[n] = \Psi \, \hat{\mathbf{h}}_i \tag{13}$$

业 는 ♥의 첫 번째 행에 대한 벡터이다.

이후, 수식 (14)와 같이 DS 신호를 포함한 수신 신 호에서 추정된 SI 신호를 빼줌으로써, DS 신호에 대 한 최대 SINR를 가지는 신호를 복원할 수 있다.

$$w_{i}[n] = (r_{i,d}[n] + r_{i}[n]) - \hat{r}_{i}[n]$$
(14)

 $w_i[n]$ 는 수신단의 최종 출력이며,  $r_{i,d}[n]$ 는 DS 신호이다.

따라서 디지털 SI 제거(Digital SI Cancellation, DSIC) 블록은 수식 (12),(13),(14) 연산을 수행하며,

표 1. 디지털 자기간섭 제거 블록의 연산 복잡도 Table 1. Computational complexity of digital self-interference cancellation block

	Complex multiplication	Complex additions
Channel estimation	$QN_BN_T$	$QN_BN_T$
SI reconstruction	$QN_BN_T$	$\Bigl(Q\!N_B-1\Bigr)N_T$
SI cancellation	-	$N_T$
Total	$2QN_BN_T$	$2QN_BN_T$

복잡도는 표 1과 같다. 연산 복잡도는 지연 샘플의 길 이 Q, 기함수의 개수  $N_B$  및 안테나 수  $N_T$  에 의해 결정된다.

#### Ⅲ. 시스템 구현

구현 시스템은 실제 무선 환경에서 SI 제거 성능 및 DS 신호의 수신 성능을 확인할 수 있도록, 쌍으로 이루어진 두 개의 동일 2x2 MIMO-IFD 장치를 구성 하였다. 각각의 IFD 장치는 안테나 및 RF SIC 모듈, RF 송수신 모듈, ADC/DAC 보드 및 디지털 보드, 신 호처리 PC로 구성된다. 그림 2는 구현한 2x2 MIMO-IFD 시스템의 각 블록별 사진이다.

신호처리 PC에서 변조된 모뎀 신호를 디지털 보드 로 전달하고, 디지털 보드에서 IF(Intermediate Frequency)신호 및 HSIC 신호를 생성하여 아날로그 변환 후, RF 송신 모듈 및 안테나를 통해 송신한다. SI 신호는 안테나 및 RF SIC 모듈을 통해 1차로 수신 신호로부터 제거된 후, RF front-end 블록을 통해 HSIC에 의해 2차로 제거된다. 이후, RF SIC와 HSIC 가 완료된 수신 신호를 IF 신호로 변환한 후, ADC를 거쳐 디지털 신호로 전환하고, 마지막으로 디지털 보 드에서 남은 SI 신호를 제거한 후, PC에서 신호를 복 조한다.

RF SIC, HSIC 및 DSIC 블록 각각은 다음과 같은 기능을 수행한다. RF SIC 블록은 송수신 안테나 공유

$$\Psi_{j}^{(k',k-k')} = \begin{bmatrix} \psi_{j}^{(k',k-k')}(n-M/2+1) & \psi_{j}^{(k',k-k')}(n-M/2+2) \cdots & \psi_{j}^{(k',k-k')}(n+M/2+L') \\ \psi_{j}^{(k',k-k')}(n-M/2) & \psi_{j}^{(k',k-k')}(n-M/2+1) \cdots & \psi_{j}^{(k',k-k')}(n+M/2+L'-1) \\ \vdots & \vdots & \ddots & \vdots \\ \psi_{j}^{(k',k-k')}(n-M/2-P+1) & \psi_{j}^{(k',k-k')}(n-M/2-P) \cdots & \psi_{j}^{(k',k-k')}(n+M/2+L'-P+1) \end{bmatrix}$$
(10)

$$\mathbf{h}_{ij}^{(k',k-k')} = \left[ h_{ij}^{(k',k-k')} (-M/2+1) \ h_{ij}^{(k',k-k')} (-M/2+2) \cdots \ h_{ij}^{(k',k-k')} (M/2+L') \right]$$
(11)

1045



그림 2. MIMO 전이중 통신 시스템 구현 구성도 Fig. 2. Implementation diagram of MIMO full duplex communication system

로 인해 발생하는 RF 누설 SI 신호와 안테나 반사로 인한 SI 신호를 제거하는 역할을 수행하며, 이는 주위 채널 환경이나 시간의 영향을 받지 않는다. HSIC 블 록은 RF SIC 블록의 파워 감쇄기 및 위상 변환기 분 해도가 충분하지 못하여 발생하는 남은 SI 신호 제거 및 채널 환경에 따른 다중 경로 지연, 안테나 간 간섭 으로 인한 SI 신호 제거를 목적으로 하며, DSIC 전 ADC 입력의 포화를 막기 위한 보조적인 역할을 수행 한다. 마지막으로, DSIC은 앞서 두 차례 SI 제거 후 남은 신호의 제거 및 빠르게 변화하는 채널 환경에 따 른 SI 신호 제거를 수행한다.

#### 3.1 안테나 및 RF SIC 모듈

하나의 안테나 체인을 서큘레이터를 통해 안테나 포트에서 공유하고 있으며, 2x2 MIMO 동작을 위한 두 개의 안테나는 편파를 이용하여 서로 40dB 이상 격리되도록 하였다. 따라서 RF SIC에서는 안테나간 교차 SI 신호에 대한 제거 블록 없이, 자신의 송수신 체인에 대해서만 SI 신호를 제거하면 되도록 하였다. RF SIC 모듈은 송수신 경로 분리를 위한 서큘레이 터 및 앞서 설명한 안테나 누설 및 반사 신호의 제거 를 위해 2탭 FIR 필터 회로로 SI 제거 블록을 구성하 였다. FIR 필터의 두 탭 간에는 서큘레이터와 안테나 간 공급선을 고려하여 4ns의 지연 차이를 가지도록 하

값은 SPI(Serial Peripheral Interface)를 통해 제어되 며, 모뎀 동작 전, 훈련 신호를 이용하여 최적의 값으 로 설정된다. 그림 3은 하나의 안테나에 대한 RF SIC 모듈의 블록도이다.





## 3.2 RF 송수신 모듈

RF 송수신 모듈은 각각의 송수신 안테나 별로 RF 송신 블록, 하이브리드 SIC를 위한 보조 RF 송신 블 록, RF Front-end 블록, RF 수신 블록 등으로 구성되 어 있다. RF 송신 블록은 DAC를 거친 140MHz IF 주파수 신호를 저역통과필터를 통해 필터링 후, 2560MHz 중심 주파수로 상향 변환 및 대역통과필터 를 거친 후 증폭한다. 하이브리드 SIC 보조 송신 블록 은 RF 송신 블록과 동일한 블록을 사용한다. RF Front-end 블록은 RF 송신 블록 출력을 PA를 통해 27dB 증폭시키며, 수신 RF SIC 모듈 출력을 커플러 를 통해 하이브리드 SIC 신호를 빼준 후, LNA(Low Noise Amplifier)를 통해 13.7dB 증폭 시킨다. RF 수 신 블록은 RF Front-end 블록의 LNA 출력 신호를 받 아, 대역통과필터를 거친 후, 신호 증폭, Mixer를 거 쳐, 140MHz IF 주파수로 하향 변환 및 신호 증폭, 저 역통과 필터를 지나 ADC로 전달된다. 그림 4는 하나 의 안테나에 대한 RF 송수신 모듈의 각 블록별 그림 이다.



(a) Block diagram for main RF transmitter and auxiliary hybrid SIC RF transmitter



(b) RF receiver block diagram



(c) RF front-end block diagram

그림 4. 하나의 안테나에 대한 RF 송수신 모듈 블록도 Fig. 4. RF transceiver module block diagrams for one antenna

#### 3.3 디지털 모듈 및 구현

전파 간섭이 적으면서 허가를 받아 사용할 수 있는 2.5GHz 대역은 주파수 폭이 20MHz 이내로 제한되어 있으며, 3차 harmonic 신호의 추정 및 SI 제거를 위해 서는 실제 전송 가능 대역이 더욱 줄어든다. 본 구현 에서는 LTE 5MHz 대역 신호를 데이터 신호로 사용 하였다. 디지털 모듈의 PC와 연동한 데이터 샘플링 주파수는 7.68MHz 이며, 디지털 SI 제거 등을 위해 4배 오버 샘플링한 30.72MHz를 주 클록으로 사용하 였다.

디지털 송신단은 30.72MHz로 오버 샘플링된 데이 터를 다시 4배 오버 샘플링하여 122.88MHz 데이터로 변환 후, IF 주파수 17.12MHz 상향 변환 한다. 이는 DAC 수를 줄이고, 아날로그 변환 후 발생하는 이미 지 신호의 제거에 필요한 아날로그 필터 설계를 용이 하게 하는 장점이 있다. 또한 IQ 신호 불일치를 원천 적으로 막음으로써, 디지털 SI 신호의 기함수를 단순 화 시킬 수 있다. 이는 HSIC 보조 송신단에도 동일하 게 적용된다. DAC는 122.88MHz를 이용한 IF 주파 수 상향 변환 및 오버 샘플링을 통해 최종 140MHz IF 주파수 신호 생성 후, RF 송신 및 HSIC 보조 RF 송신 블록으로 전달한다.

디지털 수신단은 140MHz IF 주파수로 하향 변환 된 신호를 ADC를 통해 122.88MHz 클록으로 서브 샘플링(Sub-sampling)하여 IF 주파수 17.12MHz 신호 를 만들고, 기저대역 신호로 하향 변환 후, 30.72MHz 클록으로 다운 샘플링하며, 디지털 SI 제거 블록을 통



그림 5. 디지털 모듈 FPGA 구현 블록도

Fig. 5. Digital module FPGA implementation block diagram

해 남은 SI 신호를 제거한다. 이후 7.68MHz로 다운 샘플링하여 PC로 전달한다.

그림 5는 디지털 모듈의 FPGA 구현 내용을 블록 도로 나타낸 것이다.

디지털 SI 제거 블록의 복잡도는 표 1과 같이 지연 샘플의 길이와 기함수의 개수에 의해 결정된다. 기함 수는 앞서 설명한 것처럼 신호 왜곡으로 인한 비선형 성분의 증가로 인해, 그 종류가 다양해진다. 주요 비 선형 성분인 IQ 불균형은 IF 주파수 사용을 통해 발 생하지 않도록 하였으며, 위상 잡음은 OCXO(Oven Controlled Crystal Oscillator)발진기를 이용하여 최소 화 하였다. 또한 편파 안테나를 이용 MIMO RF 송신 체인 간의 간섭을 최소한으로 격리하였다. 따라서 디 지털 SIC 구현에서는 PA 3차 비선형 성분을 포함하 는 4개의 기함수를 사용하였다. 지연 샘플 길이는 실 내 환경 평균 지연 15ns의 시뮬레이션을 통해 30.72MHz에서 non-causal 성분 2 탭을 포함한 총 11 탭으로 결정하였다.

이상의 디지털 SIC 기능을 Xilinx FPGA XCKU115에 구현하였으며, FPGA 자원 이용률은 표 2와 같다. FPGA에는 오버 샘플링, 다운 샘플링 및 중 간 주파수 상/하향 변환 필터, HSIC 필터 등을 포함하며, RF 제어 로직, DAC/ADC 제어 로직, 외부 인터 페이스 로직, 디버깅 메모리 등을 포함하고 있다.

표 2. 디지털 구현의 FPGA 자원이용률

Table 2. FPGA resource utilization of digital implementations

Types of resource	Usage (%)	
CLB LUT	38.6	
CLB Register	17.9	
Block RAM	67.6	
DSPs	26.9	

## Ⅳ. 실내 환경에서 송수신 시험 결과

#### 4.1 자기간섭제거 성능

주위 채널 환경이나 시간의 영향을 받지 않는 SI 신호에 대한 제거 기능을 수행하는 RF SIC의 파워 감 쇄기 및 위상 변환기의 계수와 RF SIC를 보조하는 HSIC의 필터 계수는 데이터 프레임을 전송하기 전에 미리 업데이트하였다. 반면, 빠르게 변화하는 채널 환 경에 따른 SI 신호 제거를 목적으로 하는 DSIC 블록 은, 매 데이터 프레임 전 훈련신호 전송을 통해 DSIC 채널 추정 및 SI 제거를 수행하였다<sup>[18]</sup>. 실험에서는 30.72MHz 클록 4154 샘플의 훈련 신호를 이용하여 채널 추정을 수행하였다.

그림 6은 실험실 환경에서, PA 출력이 15dBm 일 때, 안테나별 각 단계 SI 제거 성능을 표시한 것이다. 안테나가 연결된 상태에서 RF SIC 수행 전 송신대비 약 30dB 신호 감쇄가 있으며, RF SIC 수행 후, 두 수 신단 모두 약 - 32dBm 출력을 보여, 서큘레이터 및 RF SIC 모듈을 통한 47dB SI 신호 제거를 확인하였 다.

HSIC는 RX 0에서는 약 20.9dB, RX 1에서는 약 18.3dB SI 신호를 제거하였으며, HSIC는 주위 환경



그림 6. IFD 송수신기의 자기간섭제거 성능

Fig. 6. Self-interference cancellation performance of IFD transceiver

표 3.	자기	간섭	제거	성능		
Table	эЗ.	Self	-interf	erence	cancellation	performance

	Cancellation(dB) (PA out: 15dBm)		
	RX 0	RX 1	
RF SIC(with circulator)	47	47	
HSIC	20.9	18.3	
DSIC	23.8	26	
Total cancellation	91.7	91.3	

변화에 따른 SI 제거 정도가 유동적이다. 디지털 SIC 는 RX 0에서 23.8dB, RX 1에서는 26dB SI 신호를 제거하였으며, 안테나 입력 대비 최종 출력에서 RX 0 은 91.7dB, RX 1은 91.3dB의 SI 신호가 제거되어 잡 음 높이(noise floor)까지 낮아짐을 확인하였다. 표 3 은 각 블록별 SI 제거 성능을 정리한 것이다.

#### 4.2 IFD 통신 성능

MIMO-IFD 통신 중 DS 신호에 대한 수신 성능 확 인하기 위해, 두 개의 동일한 MIMO-IFD 통신 장비 간 쌍을 이룬 통신 시험 환경을 구축하였다. 훈련 구 간 및 데이터 구간으로 이루어진 하나의 프레임에서 훈련 구간 동안은 신호의 간섭이 없어야 하므로, 두 장비 간 동기가 필요하다. 또한 데이터 구간 동안 DSIC 입력으로는 SI 신호 및 DS 신호가 동시에 들어 오므로, DSIC 블록으로 입력 가능한 신호의 범위를 초과하지 않는 크기로 수신 신호의 조정이 필요하다. 따라서 하나의 프레임 안에, 훈련 구간동안 두 장치 간 동기를 맞추기 위한 신호 전송, DS 신호의 크기 측 정을 위한 신호 전송 및 DSIC 블록으로 입력되는 남 은 SI 신호의 크기 측정이 가능하도록 프레임을 설계 하였다.

데이터 신호는 5MHz 대역 LTE 신호를 사용하였으며, 부반송파의 개수는 300개, 점유 대역폭은 4.5MHz이다. SI 제거 시험 환경과 동일한 환경에서, 데이터는 안테나별 다른 데이터를 전송하였으며, 수신 된 DS 신호에 대한 성상도는 그림 7과 같으며, EVM 은 -26.69dB 으로 측정 되었다.



그림 7. 자기간섭 신호 제거 후 수신 신호 성상도 Fig. 7. Received signal constellation after removing self-interference signal

## V.결 론

본 논문은 다중안테나 전이중 통신 시스템에 적합 한 구조를 제시하였으며, 2개 안테나를 사용한 전이중 시스템의 설계 및 구현에 대해 설명하였다. 이를 통해 잡음 크기까지 SI 신호의 제거가 가능함을 보였으며, 쌍을 이룬 두 개의 전이중 시스템 간 동시 송수신 시 험을 통해 OFDM 신호의 성상도를 확인하였다.

본 논문에서 제시한 편과 안테나, 하이브리드 SIC 및 중간주파수 사용 등은 디지털 단의 SI 제거 부담을 낮추며, 복잡도 개선에 도움이 됨을 확인하였으며, 채 널이 변화는 환경에서 빠르게 적응하여 동시 송수신 이 가능함을 보였다. 따라서 이러한 전이중 통신 시스 템의 구성을 실제 통신 환경에 적용 및 확장해 나갈 수 있을 것으로 기대한다.

## References

- D. Bharadia, E. McMilin, and S. Katti, "Full-Duplex Radios," in *Proc. ACM SIGCOMM*, pp. 375-386, Hong Kong, China, Aug. 2013.
- [2] F. Boccardi, R. W. Heath, A. Lozano, T. L. Marzetta, and P. Popovski, "Five disruptive technology directions for 5G," *IEEE Commun. Mag.*, vol. 52, no. 2, pp. 74-80, Feb. 2014.
- [3] IMEC, DUPLO Deliverable D2.2: Integration report of RF and antenna self-interference cancellation techniques, Oct. 31, 2014, from https://cordis.europa.eu/project/rcn/105190\_en. html
- [4] Philip Levis, STR Radios and STR Media Access, IEEE 802.11-13/1421r1, Nov. 12, 2013.
- [5] D. Korpi, L. Anttila, and M. Valkama, "Feasibility of in-band full-duplex radio transceivers with imperfect RF components: Analysis and enhanced cancellation algorithms," in *Proc. CROWNCOM*, pp. 532-538, Jun. 2014.
- [6] D. R. Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan, "A generalized memory polynomial model for digital predistortion of RF power amplifiers," *IEEE Trans. Sign. Process.*, vol. 54, no. 10, pp. 3852-3860, Oct. 2006.

- [7] D. Korpi, L. Anttila, V. Syrjala, and M. Valkama, "Widely linear digital self-interference cancellation in direct-conversion full-duplex transceiver," *IEEE J. Sel. Areas Commun.*, vol. 32, no. 9, pp. 1674-1687, Oct. 2014.
- [8] X. Quan, Y. Liu, S. Shao, C. Huang, and Y. Tang, "Impacts of phase noise on digital self-interference cancellation in full-duplex communications," *IEEE Trans. Sign. Process.*, vol. 65, no. 7, pp. 1881-1893, Apr. 2017.
- [9] S. A. Bassam, et al., "Crossover digital predistorter for the compensation of crosstalk and nonlinearity in MIMO transmitters," *IEEE Trans. Microwave Theory and Tech.*, vol. 57, pp. 1119-1128, 2009.
- [10] L. Anttila, D. Korpi, E. Antonio, R. Wichman, and M. Valkama, "Modeling and efficient cancellation of nonlinear self-interference in MIMO full-duplex transceivers," in *Proc. IEEE GLOBECOM Wksps.*, pp. 862-68, Dec. 2014.
- [11] E. Everett, A. Sahai, and A. Sabharwal, "Passive self-interference suppression for full-duplex infrastructure nodes," *IEEE Trans. Wireless Commun.*, vol. 13, no. 2, pp. 680-694, Feb. 2014.
- [12] J. I. Choi, M. Jain, K. Srinivasan, P. Levis, and S. Katti, "Achieving single channel, full duplex wireless communication," in *Proc. MobiCom*, pp. 1-12, 2010.
- [13] M. Duarte and A. Sabharwal, "Full-duplex wireless communications using off-the-shelf radios: feasibility and first results," in *Proc. Asilomar Conf. Sign. Syst.*, pp. 1558-1562, 2010.
- [14] D. Bharadia and S. Katti, "Full duplex MIMO radios," 11th USENIX Symp. Netw. Systems Design Implementation, pp. 359-372, Seattle, WA, Apr. 2014.
- [15] X. Wu, Y. Shen, and Y. Tang, "The power delay profile of the single-antenna full-duplex self-interference channel in indoor environments at 2.6 GHz," *IEEE Antennas Wirel. Propag. Lett.*, vol. 13, pp. 1561-1564, 2014.

- [16] X. Quan, Y. Liu, Y. Shen, W. Pan, S. Shao, and Y. Tang, "Suppression of analog self-interference canceller nonlinearities in MIMO full duplex," in *Proc. IEEE GLOBECOM*, pp. 1-7, Dec. 2015.
- [17] Z. Zhang, X. Chai, K. Long, A. Vasilakos, and L. Hanzo, "Full duplex techniques for 5G Networks: Self-interference cancellation, protocol design, and relay selection," *IEEE Commun. Mag.*, vol. 53, no. 5, pp. 128-137, May 2015.
- [18] H.-S. Ju, D.-H. Gwak, and Y.-R. Lee, "A study on the design of reference signals for digital self-interference cancellation in IFD systems," in *Proc. KICS Conf.*, pp. 1277-1278, Jeju Island, Korea, Jun. 2016.

#### 손정보 (Jungbo Son)



2003년 2월 : 중앙대학교 전자 전기공학부 학사 2005년 2월 : KAIST 정보통신 공학 석사 2005년 2월~현재 : 한국전자통 신연구원 재직 <관심분야> 통신공학, 무선통 신, SoC설계

#### 곽 동 혁 (Donghyuk Gwak)



2010년 2월 : 서울대학교 전기 공학부 학사 2013년 2월 : 서울대학교 전기 컴퓨터공학부 석사 2013년 3월~현재 : 한국전자통 신연구원 재직 <관심분야> 다중안테나 기술,

전이중 통신, 물리계층 보안통신

### 주 형 식 (Hyungsik Ju)



2005년 8월 : 연세대학교 전기 전자 공학과 학사 2011년 8월 : 연세대학교 전자 공학과 박사 2014년 9월~현재 : 한국전자통 신연구원 재직 <관심분야> 통신공학, 무선통 신, 전이중 통신